数字电子技术教案之十九.pdfVIP

7.3.2 同步计数器 一、同步二进制计数器 1．同步二进制加法计数器 JK 触发器组成的 4 位同步二进制加法计数器 工作原理简介。 2．同步二进制减法计数器 设计思想： 3．集成同步二进制计数器CT74LS161 逻辑功能示意图。 功能表。 4．利用反馈置数法获得N 进制计数器 ⑴ 计数器的置数功能 ⑵ 利用反馈置数法获得 N 进制计数器 步骤： ① 写出计数器状态的二进制代码。 ② 写出反馈归零函数。 ③ 画连线图。 ［例7.3.2］ 试用 CT74LS161 构成十进制计数器 ［例7.3.3］试用CT74LS161 构成十二进制计数器。 5．同步二进制加／减计数器 二、同步十进制加法计数器 三、集成同步计数器 1．集成十进制同步加法计数器CT74LS160 2．集成十进制同步加／减计数器CT74LS190 7.3.3B 利用计数器的级联获得大容量同步 N 进制计数器 一、级联法 同步计数器实现的方法： 两片 CT74LS160 级联成 100 进制同步加法计数器。 二、反馈归零法 两片 4 位二进制数加法计数器 CT74LS161 级联成五十进制计数器。 现代教学方法与手段： 用 DLCCAI 或 EWB 演示 74LS161、74LS160、74LS190 的逻辑功能 7.3.2 同步计数器 一、同步二进制计数器 1．同步二进制加法计数器 根据学生的程度，有时也可以从设计的角度，讨论同步二进制计数器的设计思想。 [同步计数器中，所有触发器的CP 端是相连的，CP 的每一个触发沿都会使所有 的触发器状态更新。因此不能使用T′触发器。 应控制触发器的输入端，即将触发器接成 T 触发器。 只有当低位向高位进位时（即低位全 1 时再加 1），令高位触发器的T=1，触发 器翻转，计数加 1。] 由JK 触发器组成的 4 位同步二进制加法计数器（参见教材中图 7.3.7） 用下降沿触发。下面分析它的工作原理。 （巩固同步计数器的分析方法，简单介 绍思路，可由学生自学详细的内容。可不写板书 ） （2）列状态转换真值表。 与或式（状态方程）→真值表（状态转换真值表）。 将现态看成是输入变量，次态看成是输出函数。 （3）逻辑功能。十六进制计数器。 2．同步二进制减法计数器 设计思想： [同步计数器中，所有触发器的CP 端是相连的，CP 的每一个触发沿都会使所有 的触发器状态更新。因此不能使用T′触发器。 应控制触发器的输入端，即将触发器接成T 触发器。 只有当低位向高位借位时（即低位全0 时再减1），令高位触发器的T=1，触发 器翻转，计数减1。] 为此，只要将二进制加法计数器的输出由 Q 端改为 端，便成为同步二进制减法 计数器了。 3．集成同步二进制计数器CT74LS161 主要功能分析：（看功能表分析，不必写板书。） 4．利用反馈置数法获得N 进制计数器 ⑴ 计数器的置数功能 应先将计数起始数据预先置入计数器。 集成计数器的置数方式也有异步和同步两种。 ①异步置数：与时钟脉冲 CP 没有任何关系，只要异步置数控制端出现置数信号， 并行数据便立刻被置入。 ② 同步置数：输入端获得置数信号后，只是为置数创造了条件，还需要再输入 一个计数脉冲 CP，计数器才能将预置数置入。 ⑵ 利用反馈置数法获得 N 进制计数器 用 S ，S ，S …，S 表示输入 0，1，2，…，N 个计数脉冲 CP 时计数器的状态。 0 1 2 N N 进制计数器的计数工作状态应为 N 个：S ，S ，S …，S 0 1 2 N-1 对于异步置数：在输入第N 个计数脉冲CP 后，通过控制电路，利用状态 产生一 个有效置数信号，送给异步置数端，使计数器返回到初始的预置数状态，即实现 了N 进制计数。 对于同步置数：在输入第N－1个计数脉冲CP 时，利用状态 产生一个有效置数 信号，送给同步置数控制端，等到输入第N 个计数脉冲CP 时，计数器返回到初 始的预置数状态，从而实现N 进制计数。 课堂讨论：实现N 进计数，异步置数时状态出现吗？ 步骤： ① 写出计数器状态的二进制代码。 利用异步置数输入端获得N 进制计数器时，写出对应的二进制代码； 利用同步置数端获得 N 进制计数器时，写出对应的二进制代码。 ② 写出反馈归零函数。 根据S 或 S 写出置数端的逻辑表达式。 N N-1 ③ 画连线图。主要根据反馈置数函数画连线图。