- 1、本文档共28页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路实验讲义
课题:实验一门电路逻辑功能及测试 课型:验证性实验
教学目标:熟悉门电路逻辑功能,熟悉数字电路实验箱及示波器使用方法
重点:熟悉门电路逻辑功能。
难点:用与非门组成其它门电路
教学手段、方法:演示及讲授
实验仪器:
1、示波器;
2、实验用元器件
74LS00二输入端四与非门 2片
74LS20四输入端双与非门 1片
74LS86二输入端四异或门 1片
74LS04六反相器 1片
实验内容:
1、测试门电路逻辑功能
(1)选用双四输入与非门74LS20一只,插入面包板(注意集成电路应摆正放平),
按图1.1接线,输入端接S1~S4(实验箱左下角的逻辑电平开关的输出插口),输
出端接实验箱上方的LED电平指示二极管输入插口D1~D8中的任意一个。
(2)将逻辑电平开关按表1.1状态转换,测出输出逻辑状态值及电压值填表。
2、逻辑电路的逻辑关系
(1)用74LS00双输入四与非门电路,按图1.2、图1.3接线,将输入输出逻辑
关系分别填入表1.2,表1.3中。
(2)写出两个电路的逻辑表达式。
3、利用与非门控制输出
用一片74LS00按图1.4接线。S分别接高、低电平开关,用示波器观察S对输
出脉冲的控制作用。
4、用与非门组成其它门电路并测试验证。
(1) 组成或非门:
用一片二输入端四与非门组成或非门Y A B A B ,画出电路图,测试并填
表1.4。
(2 ) 组成异或门:
① 将异或门表达式转化为与非门表达式;
② 画出逻辑电路图;
③ 测试并填表1.5。
5、异或门逻辑功能测试
(1) 选二输入四异或门电路 74LS86 ,按图 1.5 接线,输入端 1、2、4 、5 接
电平开关输出插口,输出端A 、B 、Y 接电平显示发光二极管。
(2 ) 将电平开关按表1.6 的状态转换,将结果填入表中。
6、逻辑门传输延迟时间的测量
用六反相器74LS04 逻辑电路按图 1.6 接线,输入200Hz 连续脉冲(实验
箱脉冲源),将输入脉冲和输出脉冲分别接入双踪示波器Y1 、Y2 轴,观察输入、
输出相位差。
实验报告
1、按步骤要求填表并画逻辑图
2、回答问题:
(1)怎样判断门电路逻辑功能是否正常?
(2 )与非门一个输入接连续脉冲,其余端什么状态时允许脉冲通过?什么状态
时禁止脉冲通过?
(3 )异或门又称可控反相门,为什么?
课题 : 实验二 组合逻辑电路( 2 学时 ) 课型:验证性实验
教学目标:
1、掌握组合逻辑电路的功能测试。
2、验证半加器和全加器的逻辑功能
3、学会二进制数的运算规律
重点:掌握组合逻辑电路的功能测试
难点:测试用异或、与或和非门组成的全加器的逻辑功能
教学手段、方法 :讲授及演示
实验仪器:
74LS00 二输入端四与非门 3 片
74LS86 二输入端四异或门 1 片
74LS54 四组输入与或非们 1 片
实验内容
1、组合逻辑电路功能测试
⑴ 用2 片74LS00 组成图3.1 所示逻辑电路。为了便于接线和检查,按图中注
明的芯片编号及引脚对应的标号接线。
⑵ 图中A 、B 、C 接电平开关,Y1 、Y2 接发光管电平显示。
⑶ 按表3.1 要求,改变A 、B 、C 的状态填表并写出Y1 、Y2 的逻辑表达式。
⑷ 比较逻辑表达式运算结果与实验是否一致。
2、测试用异或门(74LS86 )和与非门组成的半加器的逻辑功能
根据半加器的逻辑表达式可知,半加器Y 是A 、B 的异或,而进位Z 是A 、B 相
与,故半加器可用一个集成异或门和二个与非门组成如图 3.2 。
⑴ 在实验箱上用异或门和与非门接成以上电路。A 、B 接电平开关S、Y 、Z 接
电平显示。
⑵ 按表3.2 要求改变A 、B 状态,将实验结果填表。
3、测试全加器的逻辑功能。
文档评论(0)