课时十二：DDS原理分析报告.pptxVIP

DDS原理;目录;一、DDS应用领域;二.DDS实现原理;? 上图中的系统时钟为高稳定度的晶体振荡器，其输出用于DDS中各器件同步工作。DDS工作 时，频率控制字在每一个时钟周期内与相位累加器累加一次，得到的相位值在每一个时钟周期内以二进制码的形式去寻址查找表ROM，将相位信息转变成相应的数字化幅度值，ROM输出的数字化波形序列再经DA实现量化数字信号到模拟信号的转变，最后DA输出的阶梯序列波通过LPF（低通滤波器）平滑滤波后得到一个纯净的波形信号。;2020-08-04;2020-08-04;?;2020-08-04;输出信号频率为f out = K·f clk / 2N , 频率分辨率为Δf out = fclk / 2N ,;三.DDS有关名词解释;输出幅度（Vpp）：信号源输出信号的电压范围，一般表示为峰- 峰值。 输出通道（CH）：信号源对外界输出的通道数量。 垂直分辨率（DAC）：垂直分辨率与仪器数模转换的二进制字长度（单位：位）有关，位越多，分辨率越高数模转换的垂直分辨率决定复现波形的幅度精度和失真。分辨率不足的数模转换会导致量化误差，导致波形生成不理想。;? 7.水平(定时)分辨率 ? 水平分辨率表示创建波形可以使用的最小时间增量。一般来说，这个指标使用下面的公式计算得出的。T = 1/F其中T 是定时分辨率，单位为秒；F 是采样频率。根据这一定义，最大时钟速率是100 MHz 的信号发 生器的定时分辨率是10 ns。换句话说，这一混合信号发生器输出波形的特点是由一串相距10 ns 的步进确定的。;? 8.上升时间和下降时间： ? 边沿转换时间也称为上升时间和下降时间，其特点通常与脉冲和方波有关。它们用来衡量信号边沿从一种状态转换成另一种状态所需的时间。在现代数字电路中，这些值通常很低，只有几纳秒、甚至更低。;? 9.存储深度 ? 存储深度或记录长度与时钟频率一起使用。存储深度决定着可以存储的最大样点数量。每个波形样点占用一个存储器位置。每个位置等于当前时钟频率下采样间隔的时间。例如，如果时钟以100 MHz 运行，那么存储的样点间隔是 10 ns。在许多频率上，存储深度在信号保真度中发挥着重要作用，因为它决定着可以存储多少个数据点来定义一个波形。特别是在复杂波 形中，存储深度对精确复现信???细节至关重要。;? 10.带宽(Fw);四.DDS相关指标;五.误差分析及杂散来源;? 1.相位截断 ? 为了得到很高的频率分辨率，DDS中常常把相位累加器的位数设的很多，而如果用相位累加器的全部位数来查询波形存储表，那么存储表的大小将很大，不符合实际。通常只用高几位来查询存储表。这样就不可避免的产生截断误差。而这种误差是DDS杂散的主要来源。在相位截断情况下，DDS输出的频谱中含有杂散分量的根本原因是相位截断误差序列是一个周期序列。这种在杂散不容易消除，如果能把周期序列变成随机相位噪声，可以消除杂散。;? 2.数模转换器的量化噪声;? 3.DA非理想特性及参考时钟相位噪声;? 杂散总结： ? 引起杂散的主要原因：相位截断误差，电压幅度量化误差，参考时钟噪声，DA转换器的非线性误差，以及系统电路的噪声等为输出频谱带来噪声和杂散。;? 减小误差的相关措施： ? 1.通过增加ROM的地址位数，减小相位截断误差 ? 2.增长ROM内幅度值的位数和选用精度高的 DA，减小DA幅度量化误差;2020-08-04