电子学会团标-FPGA芯片时序可靠性测试规范编制说明.pdfVIP

中国电子学会 中国电子学会团体标准 《现场可编程门阵列 （FPGA）芯片时序可靠性测试规范》编 制说明 一、工作简况 1、任务来源 《现场可编程门阵列（FPGA ）芯片时序可靠性测试规范》标准制定是202 1年中国电子 学会团体标准计划项目之一，计划号：JH/CIE 2 10-2021 ，由中国电子学会可靠性分会提出， 由中国电子学会可靠性分会归口，主要承办单位为工业和信息化部电子第五研究所。项目起 止时间：2021.12-2022.12。 2 、主要工作过程 2021年12月成立规范项目组，标准项目组成员包括FPGA 芯片的设计单位、测试单位、 应用单位，能够涵盖FPGA芯片产业链的主要环节。 2021年1月项目组召开标准起草会，组织相关人员研读FPGA 芯片相关标准，对标准的 适用范围、相关范例进行研究。 2022年3月项目组形成标准草稿。 3、标准编制的主要成员单位及其所做的工作 本标准由工业和信息化部电子第五研究所牵头，征集FPGA相关企业、高校参与编制。 其中工业和信息化部电子第五研究所负责标准调研、对规范技术点的完善与修改以及意见征 集，最终形成测试规范草案。 二、标准编制原则和确定主要内容的论据及解决的主要问题 1、编制原则 参照GB/T 1.1-2020 《标准化工作导则第1部分：标准化文件的结构和起草规则》进行标 准编制。 2 、确定标准的主要内容和框架 标准中对于测试仪器设备、测试流程、测试包公案等主要内容的规定都来自于大量的文 献调研和编制组长期的测试经验。本标准的结构和内容框架包括：（1 ）范围；（2 ）规范性 引用文件；（3 ）术语和定义；（4 ）设备；（5 ）测试流程；（6 ）测试报告。 3、编制过程中解决的主要问题 - 1 - 中国电子学会 经过十余年的发展，FPGA芯片的测试技术已经发展得比较成熟，但对于在实践中，一 个完整的FPGA时序可靠性检测流程应该包含哪些步骤，各步骤应该如何实施，目前尚不存 在国内外的相关标准。因此，迫切需要针对FPGA芯片时序可靠性测试方法及其实施流程、 步骤和方法制定相应的标准。 基于此，本文件主要编制过程中需要解决的主要问题包括： （1 ）明确标准的适用范围。时序可靠性是指芯片在工作过程中芯片时钟与信号之间的 延迟满足正常工作条件。FPGA 芯片作为一种可编程逻辑，其内部资源调度存在一定的灵活 性，因此其时序约束需要保证功能的正确性，尤其是在高温等恶劣的外部条件下。本文件限 定了标准的适用范围为可多次编程的FPGA 芯片，便于开展多类资源的测试分析。 （2 ）在一般要求中明确测试框架。目前FPGA测试分为片上测试和外部测试。在FPGA 芯片制造完成后，通常会进行FPGA 芯片的测试。该测试过程中会采用ATE设备对FPGA 的 制造问题和关键时序进行测试。但是采用外部设备进行测试时测试精度和测试效率较低，测 试成本很高。为此，本文件提出的测试方法，采用了片上测试技术，通过FPGA 芯片的可编 程能力开展测试过程。 （3 ）时序可靠性测试内容。FPGA 由可配置的输入输出模块（IOB ），数字处理器（DSP ）， 数字时钟管理单元(DCM)，以及存储单元构成，在测试过程中需要覆盖主要的模块和测试单 元，从而实现测试结果的可信性。本文件规定了测试的要求和覆盖范围，并对环境应力下的 测试要求进行了明确。 三、主要试验[或验证]情况分析和预期达到的效果 规范编制单位电子五所对FPGA应用方进行了广泛的调研，对目前国内外国际主流的 FPGA测试数据进行了收集分析，同时调研了国内主要的FPGA芯片。通过对FPGA使用的调 研分析，总结了目前FPGA时序可靠性测试的关键点，形成该测试规范。 近年来我国FPGA 芯片发展已经取得了长足的发展，国内紫光同创、复旦微电子、华微 等企业均推出了大规模的集成电路产品和工具。随着国产FPGA的不断发展，在国内应用端 已经逐步替代了国外的FPGA 芯片。但是国产FPGA 芯片在应用过程中出现了较多的时序问 题，导致设计在运行过程中出现可靠性、功能