现场可编程门阵列（FPGA）芯片可靠性动态老化试验规范.pdfVIP

ICS 31.200 L56 备案号：JH/CIE 211-2021 T/CIE 中 国 电 子 学 会 技 术 标 准 T/CIE —XXXX 现场可编程门阵列（FPGA）芯片可靠性动态 老化试验规范 Reliability dynamic aging test specification of field programmable gate array(FPGA) 供审查用 征求意见稿 XXXX - xx - XX 发布 XXXX - XX - XX 实施 中国电子学会 发 布 T/CIE XXXXX—XXXX 现场可编程门阵列（FPGA）芯片可靠性动态老化试验规范 1 目的 可靠性老化试验的目的是通过施加温度应力和电应力激发器件的潜在缺陷，筛选或剔早期失效样品， 提高芯片的使用可靠性。器件的潜在缺陷会造成与时间和应力相关的失效，如果不进行可靠性老化，具 有潜在缺陷的器件会在使用条件下出现初期致命失效或早期寿命失效。 FPGA芯片可靠性动态老化试验是芯片工作在最大额定状态或最大额定状态之上，并且施加动态激励 信号施加，使芯片内部逻辑节点发生翻转，以尽可能模拟实际工作状态，更有效地激发芯片潜在缺陷。 2 范围 本文件规定了现场可编程门阵列（FPGA）芯片可靠性动态老化试验方法及相应要求。 本文件适用于FPGA芯片的提供者、使用者和第三方开展可靠性老化试验及评价，为加强FPGA芯片可 靠性保证提供指导和参考。 3 规范性引用文件 下列文件对于本文件的应用是必不可少的。凡是注日期的引用文件，仅注日期的版本适用于本文件。 凡是不注日期的引用文件，其必威体育精装版版本（包括所有的修改单）适用于本文件。 GB/T 11754 半导体器件 集成电路 第2 部分：数字电路 GJB548 方法1015.1 老炼试验 SJ/T 11706 半导体集成电路现场可编程门阵列测试方法 JEDEC JEP163, Selection of Burn-In/Life Test Conditions and Critical Parameters For QML Microcircuits 4 术语和定义 SJ11706规定的及下列术语和定义适用于本文件。 4.1 翻转覆盖率 toggle coverage FPGA芯片内部模块和端口信号在一次完整的测试中发生翻转的百分比，翻转包括从高变到低和从低 变到高。 4.2 配置向量 Configuration vector 根据FPGA芯片功能要求编制，规定并约束FPGA功能的向量数据，也称配置位流。 4.3 资源覆盖率 Resources coverage 1 T/CIE XXXXX—XXXX FPGA配置向量设计实现所使用的FPGA内部资源 （包括查找表LUT、触发器FF、块存储BRAM、IO等） 百分比，也称资源利用率。 4.4 内建自测试 Built in self-test 基于FPGA芯片的可编程特性，将待测模块之外的内部资源分别配置为向量发生器和输出响应分析器， 从而实现待测模块的自测试。 5 可靠性动态老化试验条件及要求 5.1 FPGA 芯片可靠性动态老化试验原则 按照JEDEC JEP163建议，FPGA芯片可靠性动态老化试验的原则要求如下： 1.最优的动态老化配置测试向量应依据芯片的FMEA相关信息进行设计。 2.配置测试向量应优先考虑用户使用模式最容易出问题的情况以及用户最常用的情况。 3.配置测试向量的翻转覆盖率达到70%以上。 4.配置测试向量的