EDA课程设计报告_3.doc

EDA 课程设计 ------A/D0809转换控制设计 课题要求： 1.利用实验箱上FPGA芯片控制ADC0809的时序，进行AD转换，然后将ADC0809转换后的数据以十六进制的数据显示出来。 2. 实现时必须严格遵守ADC0809的工作时序，在编写代码时要注意。对选定的通道输入一个模拟量，调节电位器改变输入的模拟量。 关键字：AD0809 VHDL 实验目的 了解ADC0809的工作原理。 了解用扫描方式驱动七段码管显示的工作原理。 了解时序电路FPGA的实现。 学习用VHDL语言来描述时序电路的过程。 硬件要求 可变时钟源。 七段码显示。 A/D转换芯片ADC0809 主芯片EP1K10TC100—3。 三个拨动开关，进行地址选择。 实验原理 该实验是利用FPGA控制ADC0809的时序，进行AD转换，然后将ADC0809 转换后的数据以十六进制的数据显示出来。 ADC0809是8位8通道的逐次比较式AD转换芯片。该芯片管脚如右图所示。芯片引脚及其说明如下： D0－D7（2－8－2－1）：8位双先三态数据线。 ADDA、ADDB、ADDC：通道选择地址。 OUTPUT ENABLE：输出允许控制。 Clock：ADC转换时钟。 Vref＋、Vref－：正负参考电压。 IN0－IN7：8个模拟信号输入通道。 START：AD转换启动信号。 EOC：AD转换结束信号。 ALE：通道地址锁存信号。 图１． ＡＤ０８０９引脚图 ADC0809的工作时序如下图所示。其详细工作过程可查阅其他资料。 本实验FPGA实现时必须严格遵守ADC0809的工作时序，在编写其驱动代码时尤其要注意。ADC0809的时钟信号从FPGA获取，FPGA的时钟在500KHz至800KHz都可以选择。现具体介绍代码编写思想： 首先将要转换的ADC0809的地址输出，然后产生ALE信号的，在该信号的上升沿，地址被打入ADC0809的地址锁存器，这样就选中了对应的通道。地址产生结束后，便可产生START信号，使ADC0809开始进行AD转换，需要注意的是，在ADC0809转换期间，输入的模拟信号必须稳定，否则可能出现比较大的误差。在地址锁存并且启动转换后，EOC便会呈现低电平，知道AD转换结束，所以FPGA在EOC从低电平变成高电平之前，不能读取ADC的转换数据。在EOC变成高电平之后，FPGA便可将OUTPUT INPUT信号拉高，这样ADC转换的数据就会呈现在数据线上，FPGA读入该数据后，在8位七段码管上显示出来，这就是整个实验过程的工作流程。 ＡＤ０８０９的工作时序如图２所示。 实验内容及步骤 图２．ＡＤ０８０９的工作时序 本实验的内容就是用FPGA模拟产生ADC0809的时序，使其正常工作，对ADC0809输入一个模拟量，进行A/D转换，然后将读入后的数据进行显示，实验步骤如下： 编写ADC0809时序的VHDL代码。 对其进行编译仿真。 在时序确定无误后，选择芯片ACEX1K EP1K10TC100－3。 给芯片进行管脚绑定，在此进行编译。 根据自己绑定的管脚，在实验箱上对ADC0809、显示七段码和FPGA之间进行正确连线。 对选定的通道输入一个模拟量，给目标板下载代码，调节电位器改变输入的模拟量，观看实验结果。 实验连线 实验连线如下： Clk：时钟输入信号，500KHz至800KHz之间均可。 EOC：输出信号，接ADC0809的EOC信号。 Din：数据输入，接ADC0809的数据总线D0－D7； Start：输出信号，接ADC0809的START信号。 Ale：地址锁存，接ADC0809的ALE信号。 OE： 输出允许，接ADC0809的OUTPUT ENABLE信号。 Sa、Sb、Sc：七段显示选通信号，接七段码显示SEL0、SEL1和SEL2。 A、B、C、D、E、F、G：分别连接至七段码显示的a、b、c、d、e、f、g。 ADC0809的地址选择信号A、B和C分别到三个拨挡开关。 通过A、B、C选取输入通道CH0～CH7其中的相应通道输入一个可变模拟量。 九．程序流程图： 程序开始 程序开始 初始化AD ST0 初始化AD ST0状态 ST1 ST1 ST2 ST2 EOC 0 EOC 1 ST3 ST3. ST4 ST4 其他 L Lock0 上升沿 十六进制显示数据输出到处理器 十六进制显示 数据输