数字电子电路 数电 实验报告 基于FPGA的跑马灯电路的设计.doc

装……订……线 装……订……线 第PAGE 基于FPGA的跑马灯电路的设计 一、实验目的 1、进一步熟悉MAXPLUS II、 Multisim或QUARTUS II等电子开发工具的基本使用方法。 2、掌握使用移位寄存器、计数器、译码器等集成电路进行综合电路设计方法 3、运用图解法设计跑马灯电路，并进行电路仿真。 二、实验内容 实验题目：设计一个跑马灯电路。要求输出8个LED灯从左到右逐个点亮，然后再从右到左逐个点亮，循环。 首先根据题目要求设计一下电路的实现方法，利用加法计数器（74LS161）和74LS138（3-8译码器）可实现8个LED灯从左到右逐个点亮的单向循环，实际电路如下图： 而要完成实验的要求，需将计数器74161的输出信号变为000到111的加计数，再由111到000的减计数，然后循环。 实现实验题目的方法有两种： 1、将计数器74LS161的输出端QA、QB、QC分别与QD异或，经过异或门输入到74LS138的A、B、C端，其数据符合题目的数据要求。可以实现8个LED灯从左到右逐个点亮，然后再从右到左逐个点亮，循环。但第1个灯和第8个灯显示的时间长度是其它灯的2倍。 Electronics Workbench 实验图1 2、使用可逆计数器74LS191来完成电路的计数部分，利用可逆计数器74LS191的加减计数控制端U/D′，U/D′输入低电平时计数器为加法计数器，U/D′输入高电平时计数器为减法计数器。 当计数器74LS191加计数到7（0111）时，通过与门取出信号，经过或门使D触发器输出由原来的低电平反转为高电平，通过加减控制端U/D′，使计数器由加法计数变为减法计数。当计数器74LS191减计数到0（0000）时，借位输出端产生信号，经过或门使D触发器输出由原来的高电平反转为低电平，通过加减控制端U/D′，使计数器由减法计数变为加法计数。计数器输出信号为0000到0111的加计数，再由0111到0000的减计数，不断循环。再经过3—8译码器使8个LED灯从左到右逐个点亮，然后再从右到左逐个点亮，循环。 Electronics Workbench 实验图2 本次实验使用软件MAXPLUS II、 Multisim或QUARTUS II皆可。但要求至少要使用2种软件实现电路设计。 三、实验步骤 提前进行电路设计。要求在实验报告中写出详细的设计过程，包括设计思路，和预计输出结果，画出逻辑电路图，实际应使用的芯片。 四、实验总结 本次实验总体效果较为满意。一步熟悉了MAXplus II、Electronics Workbench软件的模拟仿真。 各个方面都达到了预期的效果和目标。本次实验收获较大。