实验六 寄存器及应用.doc

PAGE PAGE 2 实验六 移位寄存器及应用 一、实验目的 1、了解并掌握四位单向、双向移位寄存器的逻辑功能； 2、熟悉移位寄存器的基本使用方法。 二、实验器材和仪器设备 1、实验仪器设备 （1）DLC—1数字电子技术实验箱 （2）万用表 2、实验器件：74LS194、74LS04、74LS20　等 三 实验原理 1、在数字系统中能寄存二进制信号，并进行移位的逻辑部件称为移位寄存器。根据移位输入和输出信号的方式有：串入串出、串入并出、并入串出、并入并出四种形式，按移位方向有左移、右移两种。 2、集成双向移位寄存器 集成移们寄存器的种类很多，现以典型芯片74194为例来介绍其逻辑功能。下图是74LS194芯片,它有16个引脚。其功能真值表如表所示。 图5-3 四位双向移位寄存器74194引脚图 :异步清零端；　CP:时钟送数脉冲输入端；　　S1S0 ：控制方式选择端，　　SR：右移串行输入数据端；　SL：左移输入端。　Q3：右移串行输出端；Q0：左移串行输出端。D0-D3：并行输入；Q0-Q3：并行输出。 表5-2 74194双向移位功能表 功能 输 入 输 出 清除 x 0 x x x x x x x x 0 0 0 0 送数 ↑ 1 1 1 x x a b c d a b c d 右移 ↑ 1 0 1 x x x x x 左移 ↑ 1 1 0 x x x x x 保持 ↑ 1 0 0 x x x x x x 保持 ↓ 1 x x x x x x x x 清0功能。当=0时，双向移位寄存器置0。Q0-Q3 都为0状态。 保持功能。当=1、CP= 0或、S1S0 =00时，双向移位寄存器保持原状态不变。 并行送数功能。当=1、S1S0 =11时，在CP上升沿作用下，使D0-D3 端输入的数码d0-d3并行送入寄存器，显然是同步并行送数。 右移串行送数功能。当=1、S1S0 =01时，在CP上升沿作用下，执行右移功能，DSR端输入的数码依次送入寄存器。 左移串行送数功能。当=1、S1S0 =10时，在CP上升沿作用下，执行左移功能，DSL 端输入的数码依次送入寄存器。 四、实验内容 1.验证74LS194 双向移位寄存器的逻辑功能（70分） D0、D1、 D2、D3分别接数据开关K1、K2、K3、K4。S1、S0接K6、K7。S R、SL接K9、K10。C P接单次正脉冲（逻辑开关A），接逻辑开关（ 先处于高电平位置）。Q0、Q1、 Q2、Q3分别接输出电平指示灯L1、L2、L3、L4。 检查无误后，接通电源的，验证74LS194的逻辑功能。 验证方法如下： （1）并行送数，要求送数为：D0D1D2D3 =1011，应满足条件： S1=1。S0=1；　　　　＝1。　　CP脉冲为一个单次正脉冲，此时， Q0Q1Q2Q3= （记录结果）。 （2）清零，在端输入一个单次负脉冲 ，这时， Q0Q1Q2Q3= （记录结果）。 （3）移位。 A、右移：使S1=1，S1=0 ，SR＝DR=1（右移送数为1）。 在上面基础上，给CP一个单次正脉冲，将使输出由原来的 Q0Q1Q2Q3= ，变为： Q0Q1Q2Q3= （记录结果）。 再给CP一个正脉冲，将使输出右移为： Q0Q1Q2Q3= （记录结果）。 B、左移：先清零，再使S0=0，S1=1 ，SL＝DL=1（左移送数为1）。 在上面基础上，给CP一个单次正脉冲，将使输出由原来的 Q0Q1Q2Q3= ，变为： Q0Q1Q2Q3= （记录结果）。 再给CP一个正脉冲，将使输出左移为： Q0Q1Q2Q3= （记录结果）。 2.基本设计（30分） 用74LS194设计一个抢答器。按下图接线，其中U1的A、B、C、D（相当于D0、D1、D2、D3）接逻辑开关A、B、C，D接地。第1脚清零接逻辑开关。 （预习时说明电路的工作原理） 五、思考题 基本设计电路图中，U2和U3组成的电路有何作用，没有它们会出现什么问题？ 六、实验报告要求： 1．整理实验数据，填写实验表格。 2．回答思考题中提出的问题 3．总结实验收获、体会。