实验四、 移位寄存器和计数器的设计 电子版实验报告.doc

实验四：移位寄存器和计数器的设计 实 验 室： 348 实验台号： 28 日 期： 11.19 专业班级：机械工程1309姓 名： 刘朱伟 学 号 实验目的 1. 通过实验了解二进制加法计数器的工作原理。 2. 掌握任意进制计数器的设计方法。 实验内容 （一）用D触发器设计左移移位寄存器 （二）利用74LS161和74LS00设计实现任意进制的计数器 设计要求： 以实验台号的个位数作为所设计的任意进制计数器（0、1、2任选）。 实验原理图 由4个D触发器改成的4位异步二进制加法计数器 （输入二进制 测试74LS161的功能 输入端 输出 Qn 时钟 清零 置数 P T X 0 X X X 清零 1 0 X X 置数 1 1 1 1 计数 X 1 1 0 X 不计数 X 1 1 X 0 不计数 3.熟悉用74LS161设计十进制计数器的方法。 利用置位端实现十进制计数器。 利用复位端实现十进制计数器。 实验结果及数据处理 左移寄存器实验数据记录表 要求：输入二进制移位脉冲的次数 移位寄存器状态 Q4 Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 2 0 0 1 1 3 0 1 1 1 4 1 1 1 1 5 1 1 1 0 6 1 1 0 0 7 1 0 0 0 8 0 0 0 0 2. 画出你所设计的任意进制计数器的线路图（计数器从零开始计数），并简述设计思路。 我认为可以通过同步直接清零法。 考虑8=1000，将Q3通过非门后接到同步置位端/Cr上即可。D0~D3都接地. 这样，每次从7到8时瞬间被置为0，即完成0-7-0的循环，是一个8进制计数器。 五、思考题 1. 74LS161是同步还是异步，加法还是减法计数器? 答：74LS161为同步加法计数器。 设计十进制计数器时将如何去掉后6个计数状态的? 答：（1）置位法中，由于L—— D受时钟控制，当Q3=1，Q2=0，Q1=0，Q0=1,即十进制为9时，与非门输入端Q3，Q0同时为高电平，输出即L—— D低电位有效，并且要等到下一个时钟信号的上升沿到来的时候，就会完成置数，将计数器清零，从而实现了去掉后6个计数状态。 3. 谈谈电子实验的心得体会，希望同学们提出宝贵意见。 电子实验做得很好，，，非常好，无论是在提交报告还是具体实验过程都很人性化 每位老师都认真负责，对于同学们的问题都认真解答，我觉得电子实验可以在实验准备方面更加严格要求每位同学，从而让他们可以充分理解实验。