- 1、本文档共4页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
贵州大学实验报告
学院: 专业: 班级:
姓名
学号
实验组
实验时间
2012.6.14
指导教师
成绩
实验项目名称
实用设计
实验目的
通过实用电路的设计将组合逻辑电路与时许逻辑电路有机地联系在一起,进一步加深对译码器,计数器等功能部件的理解。
通过总体调试,掌握各模块间的关系。
学会观察Vector Wave功能仿真,并进行分析。
实验原理
组合逻辑和时序逻辑电路思想的运用
实验仪器
Altera Quartus Ⅱ9.0 集成开发环境
实验步骤及内容
1、流水灯:
要求:依次点亮D0-D7,重复。可自行增加花样。
2、编写一个9999s计时的数字秒表。
要求:具有计时开始控制位、清零控制位,四位数码管显示计时值,到9999s时自动从0重新计时。
实验1:
module shifter(din,clk,clr,dout);
input clk,clr,din;
output[7:0] dout;
reg[7:0] dout;
always @(posedge clk)
begin
if (clr) dout= 8b0;//同步清零,高电平有效
else
begin
dout = dout 1;//输出信号左移一位
dout[0] = din;//输入信号补充到输出信号的最低位
end
end
endmodule
实验2:
module dclock(clr,clk,q);
input clr,clk;
output [15:0]q;
reg [15:0]q;
always @(posedge clk or negedge clr)
begin
if(!clr) q[15:0]=0;
else if(q[15:0]==16H9999) q[15:0]=0;
else if(q[11:0]==12H999) q[15:0]=q[15:0]+12H667;
else if(q[ 7:0]== 8H99) q[15:0]=q[15:0]+8H67;
else if(q[ 3:0]== 4H9) q[15:0]=q[15:0]+4H7;
else q[15:0]=q[15:0]+1;
end
endmodule
实验数据
实验1:
图1
图2
实验2:
图3
图4
实验总结
以上图1就为流水灯示意图,其中clk为3ns的周期,din为50ns的时钟周期,初值为1.从dout中可以看出每次都多一个1,11111111,在最后当din为0时,dout输出全 加入延时程序仿真结果看不出,受仿真时间局限,实际应用中,延时手段常用。
以上图2就为9999s计时秒表,其中clk为2ns的周期,clr为60ns的时钟周期,初值为0,q为输出值。
指导教师意见
签名: 年 月 日
文档评论(0)