《高速电路信号完整性分析与设计》第12章 高速电路仿真设计实例.ppt

高速误码测试系统信号完整性仿真设计 在这里可编程误码仪充当两个角色：一是信号源，二是进行误码检测；突发光信号产生模块是用来模拟实际PON中的上行TDMA信号；同步电路控制模块主要产生用于突发光信号的接收及误码检测同步控制信号，从而完成各项指标的测试。 图12.18 测试系统的功能框图 系统的工作原理 该系统由可编程误码仪充当信号源，发出的电信号经过同步控制电路上的突发光发射模块转换为光信号，然后经过突发光信号产生模块产生突发光TDMA信号，再经过突发光接收模块把突发光TDMA信号转换为电信号，接收到的信号经过包分离电路，将复用后的两路信号进行分离，最后把分离出的一路信号送误码仪进行误码测试，检测突发光接收模块的性能。 (1) 突发光产生模块设计 突发光产生模块由分路器、光纤、可变衰减器和合路器组成。输入的光信号经过光发射模块后，电信号转化为光信号，经过1:2分路器，形成两路光信号，然后经过不同的光纤延时后，相位不相同；后又经过不同的衰减，幅度不再相同；两路幅度、相位都不同的信号经过2:1合路器后便形成了突发光TDMA信号。 高速误码测试系统信号完整性仿真设计 (2) 同步控制电路设计 同步控制电路由帧头提取电路、计数器电路、复位电路和包分离电路组成，主要用于突发光信号的接收及误码检测，从而完成各项指标的测试。 帧头提取电路 帧头提取电路由一个12位的移位寄存器[由两个6位的移位寄存器组成和一个四输入端的或门组成，三个芯片的输入、输出端都是差分模式的。帧头提取电路主要完成在每一个数据包开始的时候输出一个帧头信号，而这个帧头信号将用于控制误码测试电路，将两路复用后的信号进行分离。 计数器电路 计数器电路由MC100lvEP34、MC100EP32、MC100EP016及外围电路组成。 误码测试电路(包分离电路) 由于从误码仪出来的是一路信号，而接收模块接收到的是两路复用后的信号，如果直接把接收的信号直接送入误码仪进行误码检测，肯定是不行的。这就需要误码测试电路(包分离电路)把两路复用后的信号分离，取出其中的一路送入误码仪进行误码检测。误码检测电路由两个与门和一个二选一的多路选择器组成。 高速误码测试系统信号完整性仿真设计 PCB设计及信号完整性仿真分析 测试系统的PCB设计 测试系统的PCB采用了四层板，顶层和底层为信号层，用来放置元件及布线。第二层和第三层分别是电源层和地层。 高速误码测试系统信号完整性仿真设计 图12.19 测试系统的PCB(基于Cadence，四层板) 信号完整性仿真与分析 (1) 反射的仿真与分析 在布线时进行反射的仿真，主要是针对信号线或时钟线等高速线进行仿真分析。本例的高速线主要有三个网络。 100EP11DT和100EP451之间的电路 仿真条件：速率1250 Mb/s，端接方式：未端接 高速误码测试系统信号完整性仿真设计 图12.20 不端接时的100EP11DT和100EP451之间的电路拓扑结构 图12.21 未端接时接收端的差分信号的眼图 可知眼图的线迹很宽、很模糊，说明噪声很大，而且眼图的张开程度也不大，经过测量上冲为184 mV，可知未端接的情况下信号的完整性不好。 高速误码测试系统信号完整性仿真设计 图12.22 端接后的电路的拓扑结构 仿真条件：速率1250 Mb/s，端接方式：串联端接 高速误码测试系统信号完整性仿真设计 图12.23 端接后接收端的差分信号的眼图 所示的眼图得到了明显优化，迹线变细且清晰，眼图的张开程度也得到了改善，几乎没有过冲，信号的完整性得到了保证，因此实际的布线中需要端接。 高速误码测试系统信号完整性仿真设计 8分频芯片100lVEP34DT与多路选择器100EP58DT之间的电路 高速误码测试系统信号完整性仿真设计 图12.24 8分频与多路选择器之间的电路拓扑结构 仿真速率设定为200 Mb/s 高速误码测试系统信号完整性仿真设计 图12.25 仿真速率设定为200Mb s时的仿真波形 由图可知，信号良好，达到了规定的输入电平，过冲为125 mV。 多路选择器100EP58DT和2分频芯片100EP32DT之间的电路 仿真速率设定为100 Mb/s 高速误码测试系统信号完整性仿真设计 图12.26 多路选择器与2分频芯片之间提取的电路拓扑结构 高速误码测试系统信号完整性仿真设计 图12.27 仿真速率设定为100 Mb/s时的仿真波形 由图可知，信号良好，红色为单端的信号(过冲为66 mV，达到规定的