Verilog HDL数字设计与建模.pptxVIP

集成电路版图设计第一节;绪论;怎样把抽象的晶体管转化为实物;;ENIAC – 50th Anniversary Edition;;;第一章 器件物理;PN结;PN结二极管;流过正偏二极管的电流与所加电压呈指数关系（图1.13）。对于室温下的硅PN结，大约0.6伏就可充分的正向导通。由于扩散是由载流子的热运动引起的，温度的升高会引起扩散电流的增加。实际上通过PN结的正向电流随着温度的上升呈指数增加。;肖特基二极管;双极管;BJT可以看作是两个背靠背连接的PN结。晶体管的基区很窄（大约1-2μm）。由于两个结靠得很近，所以载流子能在复合前从一个结扩散到另一个结。因此一个结的导通也会影响到另一个结的特性。;大多数NPN晶体管使用中等掺杂的窄基区，两侧分别是重掺杂的窄发射区和轻掺杂的宽集电区。轻掺杂的集电区能够在内部形成一个宽耗尽区，同时尽可能降低耗尽区突入基区的程度。这样就可以采用高的集电极工作电压而不会雪崩击穿集电结。发射区和集电区掺杂的不对称能够很好地解释为什么双极晶体管在对调这两端后就不能正常工作了。一个典型的集成NPN管的正向β值为150，而在反向β值小于5。这种差距的主要原因是由于轻掺杂的集电区代替了重掺杂的发射区而导致发射极注入效率急剧降低。;PNP管和NPN管的特性很相似。在大小和掺杂水平相近的情况下，PNP管的β值要小于NPN管，这是由于空穴的迁移率小于电子。多数情况下，PNP管的性能更差一些，因为通常有意做出这样的选择，即以牺牲PNP为代价优化NPN管。比如，用作NPN管基区的材料经常被用来制造PNP管的发射区。由于生成的发射区的掺杂相当轻，所以发射极注入效率很低，在中等电流水平下就会发生大注入效应。尽管有这些局限性，PNP管也是非常有用的器件，大多数双极工艺都能制造。 许多MOS工艺也提供横向PNP。;双极管的I-V特性曲线;电流曲线因为厄尔利效应（Early effect）而稍微上翘。随着集电结上反偏电压的升高，结的耗尽区不断扩大，相应的基区变窄。由于β和基区宽度有关，因此随着集电极-发射极电压的上升，β值也略微增大。在集电区中掺入比基区更少的杂质可以降低Early 效应的影响，所以耗尽区主要向集电区而不是基区扩展。???过某个集电极-发射极电压值后，IC迅速上升。集电结击穿电压限制了晶体管的最大工作电压。对于典型的集成NPN管，这个电压值在30V-40V之间。电流的上升是由两个效应之一引起，第一个是雪崩击穿。第二种击穿机制是基区穿通。;MOS管;MOS管的源区和漏区都是在P型背栅中形成的N型区。在多数情况下，这两个区的作用相同，因而将两端对调并不会影响到器件的性能。这样的器件是对称的。在非对称MOS管中，源区和漏区的掺杂以及形状都是不同的。有一些原因可以解释为什么会把MOS管制作成非对称结构，但是每种情况的结果是一样的。一端被优化作为漏极，另一端被优化作为源极。这时如果将漏极和源极对调，那么器件的性能就会受到影响。;MOST阈值电压-1;MOST阈值电压-2;MOST I-V 特性;在低漏源电压时，MOS管沟道表现为电阻性，而且漏极电流随电压线性增加。这个区域称为线性区，欧姆区，或三极管区。它大概相当于双极晶体管的饱和区。在更高的漏源电压下，漏极电流的增长速率降低。当漏源电压超过了栅源电压与阈值电压的差值时，漏极电流便稳定为一个几乎不变的值。这个区域称为饱和区，它大概相当于双极晶体管的正向放大区。因此对于MOS管和双极晶体管饱和所代表的概念有很大差别。;MOS管的饱和是由夹断现象引起的。当源漏电压较低时，沟道具有均匀的厚度（图1.26A）。随着漏极偏压上升，沟道中的漂移电流将载流子扫入漏区，并且使沟道漏端变薄。最终，沟道漏端完全消失，这时称沟道已经夹断（图1.26B）。载流子在相对较弱的电场驱动下沿沟道移动。当它们到达夹断区的边缘时，便在强场的吸引下穿过耗尽区。降落在沟道上的电压并不随着漏极电压的上升而上升；而是使夹断区展宽。这样，漏极电流达到极限停止增长。;饱和区的漏极电流实际上略微上翘。这种上翘是由MOS中的Early效应——沟道长度调制引发的。增加漏极电压引起夹断区展宽及沟道长度缩短。沟道变短，但所承受的压降不变，因此电场增强，载流子移动速度增加。这样漏极电流随漏源电压的上升而略为增大。 将晶体管的背栅与源极相连就得到了图1.25中的I-V曲线。如果背栅偏置独立于源极，那么晶体管的阈值电压将有所改变。如果NMOS晶体管的源极偏置高于背栅，则所表现出的阈值电压就会升高。;第二章 半导体制造;硅制造 光刻 氧化物的生长于去除 扩散和离子注入 淀积和刻蚀 金属化 组装;硅制造;光刻;氧化物的生长于去除;扩散和离子注入;淀积和刻蚀;外延中，NBL阴影边缘处硅原子的增长产生横向转移，该效应称为版图移位（图2.2