PCB电磁兼容设计.ppt

叠层设计 PCB电磁兼容设计 六层板（性能好） Top Ground Power Bottom Ground S1 叠层设计 PCB电磁兼容设计 八层板 Top Ground Power Bottom Ground Ground S1 S2 Top Ground Power Bottom Ground S1 S2 S3 性能一般 性能好 叠层设计 PCB电磁兼容设计 十层板 Top Ground Power Bottom Ground Ground S1 S3 S2 S4 Top Ground Power Bottom Ground Ground S1 S4 S2 S3 叠层设计 PCB电磁兼容设计 十层板（性能好） Top Ground Power Bottom Ground Ground S1 S3 S2 Ground 地层设计 PCB电磁兼容设计 20H 原则 20H → 3mm 10H→ 20H→70% 100H→98% 地层设计 PCB电磁兼容设计 对于多层板，应保证地平面的完整性，地平面内不应有大的开口。 提供较稳定的参考电平 提供小的信号回路面积 使 信号线具有确定的和较均匀的特性阻抗 可以控制信号间的串扰 优点：： * 举例 地层设计 PCB电磁兼容设计 * 举例 地层设计 PCB电磁兼容设计 信号层 地 层 * 地层设计(例) PCB电磁兼容设计 * 地层设计(例) PCB电磁兼容设计 * 地层设计(例) PCB电磁兼容设计 * 举例 （ bad ） 地层设计 PCB电磁兼容设计 * 地层设计 PCB电磁兼容设计 当PCB中有多个地平面层时，应该在板上用较多分散的过孔将地平面连接在一起，特别在信号集中换层的地方，以便为换层的信号提供较短回路和降低辐射。如在平面的四周用过孔将地平面连接在一起，可以有效的降低PCB对外的辐射。 * 地层设计（举例） PCB电磁兼容设计 16层板：T / G1 / S1 / G2 / P1 / S2 / G3 / S3 / P2 / S4 / G4 / S5 / G5 / S6 / G6 / B * 地层设计（举例） PCB电磁兼容设计 缺少连接地层的过孔 * 地层设计（举例） PCB电磁兼容设计 可在红色箭头标记的位置加连接地的过孔 关于地层的分割 PCB电磁兼容设计 分割 -- 适用于数字电路与模拟电路之间没有信号联系 布局时将数字电路和模拟电路分开，器件排列尽量紧凑，布线时避免数字电路的信号跨越模拟电路区域，避免模拟电路的信号跨越数字电路区域。两个区域隔离足够的距离。数字地与模拟地分割，然后在插座处单点连接，见左图。这样能最大限度地抑制数字电路对模拟电路的干扰。 关于地层的分割 PCB电磁兼容设计 分割 + 桥接 -- 适用于数字电路与模拟电路之间联系的信号线较少且集中 关于地层的分割(例) PCB电磁兼容设计 举例 关于地层的分割(例) PCB电磁兼容设计 举例(bad) 关于地层的分割 PCB电磁兼容设计 分区但不分割 -- 适用于数字电路与模拟电路之间联系的 信号线较多且难以集中的情况 模拟区 数字区 ╳ * 基本内容 　信号的频谱分析 干扰源分析 　布线设计技术 　叠层设计技术 地线设计技术 电源完整性（PI）分析 PCB电磁兼容设计 * 信号的频谱分析 T τ d tr tr τ = d + tr 1 0.5 V(t) t PCB电磁兼容设计 * 信号的频谱分析 A1 = 2τ / T A2 = 0.64 / T f A3 = 0.2 / T tr f2 谐波幅度 1/?τ 1/?tr 频率（对数） -20dB/dec -40dB/dec A1 A2 A3 PCB电磁兼容设计 上升（或下降）时间越短，信号所含高频分量越丰富。 * 常见逻辑器件的上升时间 PCB电磁兼容设计 逻辑族 CMOS HCMOS TTL LSTTL STTL 开关时间 50nS 9nS 10nS 5nS 3nS 举例： 如 tr = 10nS，则频谱带宽为BW = 1/πtr = 32MHz 逻辑器件是一种骚扰发射较强的、最常见的宽带骚扰源，器件的翻转时间越短，对应的逻辑脉冲所占的频谱越宽。 * ΔI 噪声干扰 PCB电磁兼容设计 1 3 2 4 寄生电容 共模干扰与差模干扰 PCB电磁兼容设计 共模干扰 PCB电磁兼容设计 E = K f L I E -- 幅射电场强度(远场) f -- 电流频率 L– 线的长度 I – 共模电流大小 差模干扰 PCB电磁兼容设计 E -- 幅射电场强度(远