数字逻辑设计第五章(1)译码器.pptx

第5章 组合逻辑设计实践1文档标准和电路定时常用的中规模组合逻辑器件数字逻辑设计及应用

内容回顾2文档标准信号名和有效电平“圈到圈”逻辑设计电路定时传播延迟定时图、定时分析

B F000010100111AB开关状态：1－闭合、0－打开灯的状态：1－亮 、0－不亮逻辑与：且仅当所有输入条件F 都有效时，输出状态才有效。开关状态：0－闭合、1－打开灯的状态：0－亮 、1－不亮ABF000011101111ABFAB3FF=A+B=(A’·B’)’A

开关的有效状态：闭合灯的有效状态：亮ABF有反相圈的引脚表示低电平有效4给定逻辑功能只在符号框的内部发生

常用中规模组合逻辑电路译码器编码器多路复用器奇偶校验比较器加法器使能5输入编码 输出 编码映射

5.4 译码器（decoder）·二进制译码器输入映射2-4译码器Y0Y1Y2Y3I0I1EN0 0输0出0编码X X 00001 0 0使能1 0 11 1 01 1 12n中1取01码00编1码0 1 00 00输 入6EN I1I2输 出Y3 Y2 Y1 Y02-4二进制译码器真值表n位二进制码Yi=EN·mi当使能端有效时Yi=mi

74x139EN7

低位高位Yi=EN·miG18G2A_LG2B_LENYi_L=Yi’=(EN·mi)’EN=G1·G2A·G2B=G1·G2A_L’·G2B_L’Y0_LY1_LY2_LY3_LY4_LY5_LY6_LY7_LEN

N0N1N2N3EN_L+5VD0_LD7_LD8_LD15_L用74x138设计4-16译码器Y0Y7G1G2AG2BABCY0Y7ABCG1G2AG2BU19U2思路：16个输出需要 片74x138？任何时刻只有一片在工作。4个输入中，哪些位控制片选哪些位控制输入

思考：用74x138设计5-32译码器32个输出需要多少片74x138？10控制任何时刻只有一片工作——利用使能端5个输入的低3位控制输入5个输入的高2位控制片选——利用2-4译码器P252图5－39

用译码器和逻辑门实现逻辑函数F= (X,Y,Z)(0,3,6,7)= (X,Y,Z)(1,2,4,5)当使能端有效时，Yi = mi对低电平有效输出：Yi_L = Yi’当使能端有效时，Yi_L = mi’ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7对于二进制译码器：Yi = EN · mi74x13811

用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6 Y7 1274x138F+5VF= (X,Y,Z)(0,3,6,7)当使能端有效时Yi=mi

用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6 Y7 74x138+5VF13F= (X,Y,Z)(0,3,6,7)

=M1·M2·M4·M5=m1’·m2’·m4’·m5F= (X,Y,Z)(1,2,4,5)ZYXABCG1G2AG2BY0Y1Y2Y3Y4 Y5 Y6Y774x138+5VF14

二－十进制译码器输入：BCD码输出：十中取一码Y0Y9I0I1I2I315多余的6个状态如何处理？输出均无效：拒绝“翻译”作为任意项处理——电路内部结构简单

二-十进制译码器I3I2I1I0Y0_LY9_L00000011111111110111111111 11 10 11 01 11 11 11 11 11 11 11 11 11 10 11 01 11 11 11 11 11 11 11 11 11 10 11 01 11 111111111011111111110100012001030011401005010160110701118100091001伪码1010111 11 11 1111011111 11 11 1111111000111111 11任11 11意11 11 项111111110111 11 11 1111111111 11 11 11116

七段显示译码器abcdefgdp常用的有：半导体数码管（LED）液晶数码管（LCD）a b c d e f gdp公共阴极a b c d e f gdp公共阳极17

七段显示译码器·输入信号：BCD码（用A3A2A1A0表示）·输出：七段码（的驱动信号）a~g1表示亮，0表示灭abcdefg11111101