MAX10FPGA配置用户指南.docx

MAX10FPGA配置用户指南

订阅

反馈

UG-M10CONFIG

2016.05.13

101InnovationDriveSanJose,CA95134

内容

MAX10FPGA配置概述 1-1

MAX10FPGA配置方案和功能 2-1

配置方案 2-1

JTAG配置 2-1

内部配置 2-2

配置功能 2-9

远程系统更新 2-9

配置设计安全 2-16

SEU缓解与配置错误检测 2-19

配置数据压缩 2-23

配置详细信息 2-24

配置序列 2-24

MAX10配置管脚 2-27

MAX10FPGA配置设计指南 3-1

双用配置管脚 3-1

指南：复用配置管脚 3-1

使能双用管脚 3-2

使用JTAG对MAX10器件进行配置 3-2

JTAG配置设置 3-3

JTAG配置中的ICB设置 3-5

使用内部配置对MAX10器件进行配置 3-5

选择内部配置模式 3-6

.pof和ICB设置 3-6

将.pof文件编程到内部闪存 3-8

通过用户逻辑访问远程系统更新 3-8

错误检测 3-10

验证错误检测功能 3-10

使能错误检测 3-11

通过用户逻辑访问错误检测模块 3-11

使能数据压缩 3-13

使能设计编译前的压缩 3-14

使能设计编译后的压缩 3-14

AES加密 3-14

生成.ekp文件和加密配置文件 3-15

Altera公司

从.ekp文件生成.jam/jbc/.svf文件 3-16

编程.ekp文件和加密的POF文件 3-17

内部配置中的加密 3-18

MAX10JTAG安全设计实例 3-20

内部JTAG接口 3-20

内部JTAG模块访问的WYSIWYGAtom 3-21

执行LOCK和UNLOCKJTAG指令 3-23

验证JTAG安全模式 3-24

MAX10FPGA配置IP内核实现指南 4-1

AlteraUniqueChipIDIP内核 4-1

例化AlteraUniqueChipIDIP内核 4-1

复位AlteraUniqueChipIDIP内核 4-1

Altera双配置IP内核 4-2

例化Altera双配置IP内核 4-2

Altera双配置IP内核参考 5-1

Altera双配置IP内核Avalon-MM地址映射 5-1

Altera双配置IP内核参数 5-3

AlteraUniqueChipIDIP内核参考 6-1

AlteraUniqueChipIDIP内核端口 6-1

MAX10FPGA配置用户指南的附加信息 A-1

MAX10FPGA配置用户指南的文档修订历史 A-1

Altera公司

2016.05.13

UG-M10CONFIG订阅反馈

您可以使用以下的配置方案对MAX10

·JTAG配置一使用JTAG接口。

·内部配置一使用内部闪存。

支持的配置功能

表1-1:MAX10器件所支持的配置方案和功能

MAX10FPGA配置概述

配置RAM(CRAM)进行配置：

配置方案

远程系统更新

压缩

设计安全

SEUMitigation

JTAG配置

Yes

内部配置

Yes

Yes

Yes

Yes

相关的IP内核

·Altera双配置IP内核一用于远程系统更新功能。

·AlteraUniqueChipIDIP内核一检索MAX10器件的芯片ID。

相关链接

·MAX10FPGA配置方案和功能(第2-1页)

提供关于配置方案和功能的更多信息。

·MAX10FPGA配置设计指南(第3-1页)

提供关于使用配置方案和功能的更多信息。

·AlteraUniqueChipIDIP内核(第2-17页)

·Altera双配置IP内核(第2-15页)

2016AlteraCorporation.Allrightsreserved.ALTERA,ARRIA,CYCLONE,ENPIRION,MAX,MEGACORE,NIOS,QUARTUSandSTRATIXwordsandlogosar