大学毕业论文基于fpga的数字钟设计(vhdl语言实现)[管理资料].pdfVIP

大学毕业论文

基于FPGA的数字钟设计

（VHDL语言实现）

摘要

本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数

显示功能，以24小时循环计数；具有校对功能以及整点报时功能。

本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手

段设计文件，在MaxplusII工具软件环境下，采用自顶向下的设计方法，

由各个基本模块共同构建了一个基于FPGA的数字钟。

系统主芯片采用EP1K100QC208-3，由时钟模块、控制模块、计时

模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的

程序，在可编程逻辑器件上下载验证，本系统能够完成年、月、日和时、

分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能。

关键词数字钟；硬件描述语言；VHDL；FPGA；键盘接口

Abstract

Thedesignforamulti-functionaldigitalclock,withayear,month,day,

hours,minutesandsecondscountdisplaytoa24-hourcyclecount;have

prooffunctionsandthewholepointtimekeepingfunction.

TheuseofEDAdesigntechnology,hardware-descriptionlanguage

VHDLdescriptionlogicmeansforthesystemdesigndocuments,in

MaxplusIItoolsenvironment,atop-downdesign,bythevariousmodules

togetherbuildaFPGA-baseddigitalclock.

ThemainsystemchipsusedEP1K100QC208-3,makeupoftheclock

module,controlmodule,timemodule,datadecodingmodule,displayand

broadcastmodule.Aftercompilingthedesignandsimulationprocedures,

theprogrammablelogicdevicetodownloadverification,thesystemcan

completetheyear,month,dayandthehours,minutesandseconds

respectively,usingkeystomodify,cleared,startandstopthedigitalclock.

Keywordsdigitalclock;hardwaredescriptionlanguage;VHDL;FPGA;

keyboardinterface

目录

1绪论

选题背景

课题相关技术的发展

课题研究的必要性

课题研究的内容.

2FPGA简介

FPGA概述

FPGA基本结构

FPGA系统设计流程.

FPGA开发编程原理.

3数字钟总体设计方案.

数字钟的构成.

数字钟的工作原理.

4单元电路设计

分频模块电路设计与实现

校时控制模块电路