VHDL实验报告自动打铃系统曹刚DOC.docVIP

  1. 1、本文档共29页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

VHDL实验报告自动打铃系统曹刚DOC

实验13自动打铃系统

第PAGE4页共NUMPAGES18页

第二次实验

自动打铃系统(14)

姓名:曹刚

学号:1228401082

班级:12电子信息工程

4.打铃长度设定模块:用以设定打铃时间的长短;

5.显示控制模块:根据当前时间和打铃时间等信息决定当前显示的内容;

6.打铃控制模块:用于控制铃声音乐的输出;

7.分频模块、分位模块、七段数码管译码模块等;

以上各模块可用下图表示其间的联系。

按键

按键

状态机

计时调时模块

打铃时间

设定模块

打铃长度

设定模块

显示控制及打铃控制模块

七段数码管

译码电路

七段数码管

铃声音乐控制模块

闪烁指示信号

模块启动信号

与按键调节信号等

当前时间

打铃时间

铃声长度

打铃指示

信号等

实验原理

用层次化设计的方法以VHDL语言编程实现以下功能:

具有“时”、“分”、“秒”计时功能;时为24进制,分和秒都为60进制。

具有消抖功能:手工按下键盘到是否这个过程大概50ms左右,在按下开始到弹簧片稳,定接触这段时间为5-10ms,从释放到弹片完全分开也是5-10ms,在达到稳定接触和完全分开的微观过程中,电平是时高时低的,因此如果在首次检测到键盘按下时延时10ms再检测就不会检测到抖动的毛刺电平了。64Hz的信号周期为15.6ms,正适合做消抖信号。

具有校时和清零功能,能够用4Hz脉冲对“小时”和“分”进行调整,并可进行秒清零;

具有整点报时功能。在59分51秒、53秒、55秒、57秒发出低音512Hz信号,在59分59秒发出一次高音1024Hz信号,音响持续1秒钟,在1024Hz音响结束时刻为整点。

具有一键设定闹铃及正常计时与闹铃时间的显示转换。闹时时间为一分钟。

具有学校的上下课铃,熄灯铃的功能,并且可以控制打铃时间的长短。

总体的设计框图如下

图自动打铃系统总体设计框图

实验模块

1.时钟模块设计:

时钟模块是学校打铃器最基本的模块,主要实现基本计时、调时、调分功能,包括秒计数模块、分计数模块、时计数模块。

秒计数模块:

如图所示为秒计数模块符号图。输入端口clr是秒计数模块的清零信号,也是整个数字中的使能信号,低电平有效;clk是秒脉冲输入端口,外接分频模块频率为1Hz的时钟信号;输出端口cq0[3..0]是秒时钟的低位,cq1[3..0]是高位;co端口是进位输出端口,当秒计数到59时输出高电平,其它时候输出低电平。

模块图如图。六十进制带进位计数器,可清零,当q0计满9后q1增加1,当q0满9且q1记满5,q1、q0同时归零,co输出为高电平。q1为十位q0为个位。

②分计数模块:

如图所示为分计数模块符号图。输入端口clr1是分计数模块的清零信号,也是整个数字中的使能信号,低电平有效;clk1是秒脉冲输入端口端口;cq2[3..0]是分计时的低位,cq3[3..0]是分计时的高位;cout端口是进位输出端口,接时计数的clk1作为时钟输入,当秒计数到59时输出高电平,其它时候输出低电平。

③时技术模块:

如图所示为时计数模块符号图。输入端口clr是时计数模块的清零信号,也是整个数字中的使能信号,低电平有效;clk是秒脉冲输入端口输出端口;q0[3..0]是分计时的低位,q1[3..0]是分计时的高位。

此为24进制无进位计数器,当计数信号计到23后再检测到计数信号时会自动归零。带清零,clk输入为分秒进位相与的结果。q1为十位,q0为个位。

2.分频模块设计:

晶体振荡器是构成数字时钟的核心,振荡器的稳定度及频率的精度决定了数字钟计时的准确程度,它保证了时钟的走时准确及稳定。石英晶体的选频特性非常好,只有某一频率点的信号可以通过它,其它频率段的信号均会被它所衰减,而且振荡信号的频率与振荡电路中的R、C元件的数值无关[7]。

模块图如图所示。由四个分频器构成,输入信号in_clk为1024Hz脉冲信号。把输入的8192Hz信号分频为四个脉冲信号,即1Hz的秒脉冲,4Hz的校时、校分脉冲,64Hz的消抖脉冲,以及512Hz和1024Hz的蜂鸣器低音输入。

3.消抖模块设计:

由于大部分按键式机械触点,在触点闭合和断开时都会产生抖动,为避免抖动引起的误动作造成系统的不稳定,就要求消除按键的抖动,确保按键每按一次只做一次响应。

在本设计初期完成后,下载程序测试时,拨动按键或者按下按键时显示出现异常,这就需要加入按键消抖模块。

模块的实现方法是先判断是否有按键按下,如有按键按下则延时一段时间,待抖动过去之后再读行线状态,如果仍有低电平行线,则确定有按键按下,然后产生一个有按键按下的信号。该模块有一个时钟输入端口,输入时钟信号是分频出来的64Hz的时钟信号;对sa

文档评论(0)

183****9588 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档