微机原理及单片机应用技术-8086、8088微处理器.pptVIP

等待测试信号输入，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对进行一次测试，若=1，继续等待，直到=0。读控制信号三态输出，低电平有效。时，表示将要执行一个对存储器或I/O端口的读操作。高8位数据总线允许/状态复用引脚输出，低电平有效。当该引脚输出为低电平时，表示当前数据总线上高8位数据有效。该引脚和地址引脚A0配合表示当前数据总线的使用情况，如表2.7所示最小/最大模式控制信号输入引脚接高电平时，8086/8088CPU工作在最小模式低电平时，8086/8088CPU工作在最大模式2、8086CPU最小工作模式看图2.6系统中只有一个微处理器8086，所有的控制信号都是由自身提供的，是一个单微处理器系统。（1）8282地址锁存器当使能信号线OE为低电平时，允许DI0-DI7输出到DO0-DO7，当OE端为高电平时输出线DO0-DO7处于浮空状态。本系统中OE接地。当用8282作为地址锁存器时，它的STB直接与CPU的锁存控制信号端ALE相连，在ALE下降沿进行地址锁存。图2.68086CPU最小工作模式系统组成（2）8286数据总线收发器作为双向数据收发器，以增加数据总线的驱动能力输出允许信号输入，低电平有效T数据传送方向控制信号T=1AB0BA（3）8284A时钟发生器除了给CPU提供频率恒定的时钟信号CLK外，还对外部来的准备好信号RDY及复位信号RESET进行同步。（4）最小模式下，第24?31引脚功能中断响应信号ALE地址锁存允许信号输出，低电平有效。表示CPU响应了外设发来的中断申请信号INTR。输出，高电平有效。它是86/88提供给地址锁存器的控制信号，在所有总线周期的T1状态，ALE均为高电平，以表示当前地址/数据复用总线上输出的是地址信息，ALE由高到低的下降沿把地址A19～A0装入地址锁存器中。数据允许信号输出，低电平有效。作为数据总线收发器8286的选通信号，接于OE端。时，允许数据通过数据总线收发器8286。时，收发器8286双向不通。数据发送/接收信号CPU向8286发送数据CPU从8286接收数据输出，用来控制数据的传送方向。存储器/IO端口控制信号输出，用来区分当前操作是访问存储器还是I/O接口。CPU访问存储器CPU访问IO端口写信号输出，低电平有效。，表示CPU正在对存储器或IO端口进行写操作，到底对象是谁，取决于信号。HOLD总线保持请求信号HLDA总线保持响应信号输入，高电平有效。当其他设备要占用系统总线时，通过此引脚向CPU提出请求。3、CPU最大工作模式看图2.7系统中除了8086以外，可能还含有一片或多片协处理器，控制信号不能直接从8086CPU引脚得到，需要外加8288总线控制器。图2.78086CPU最大工作模式系统组成（1）最大工作模式下，第24?31引脚功能QS1、QS0指令队列状态信号QS1QS0