1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 高等教育
  5. 专业基础教材

基于verilog数字钟设计报告.pdf

基于verilog数字钟设计报告.pdf

    1. 1、本文档共39页，其中可免费阅读12页，需付费200金币后方可阅读剩余内容。
    2. 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
    3. 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    4. 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    ....

    一、课程设计目标

    1.熟悉并掌握verilog硬件描述语言

    2.熟悉quartus软件开发环境

    3.学会设计大中规模的数字电路，并领会其中的设计思想

    二、课程设计实现的功能

    （1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；

    （2）可以调节小时，分钟。

    （3）能够进行24小时12小时的显示切换。

    （4）可以设置任意时刻闹钟，并且有开关闹钟功能。

    基于verilog数字钟设计报告.pdf 原文免费试下载

    您可能关注的文档

    最近下载

    文档评论（0）

    秋天 + 关注
    实名认证
    内容提供者

    三十年河东，三十年河西，莫欺少年穷。

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >