总结二进制和二十进制加法计数器的功能.pdf

总结二进制和二十进制加法计数器的功能

1．异步二进制计数器

下图所示是由三个jk触发器组成的计数器。它的结构特点是：各级触发器

的时钟脉冲来源不同，除第一级cp由外加时钟脉冲控制外，其余各级的cp均

来自上一级的q输出端。所以，各触发器动作的时刻不一致，故称异步计数器。

图中各触发器的jk端均悬空，悬空相当于1态，各触发器的j=k=1，根据真值

表，都处于计数状态，即每来一个时钟脉冲，触发器输出状态翻转一次，各触发

器均在cp的下降沿到来时刻变化。下面分析它的工作过程。

设计数器原态为q2q1q0=000，第一个cp的负沿到达时，q0由0变为1，

由于q0端出现的是正跳变，所以q1、q2都不翻转，计数器状态变为

q2q1q0=001。当第二个cp负沿到达时，q0再次翻转，由1变为0，此时它

的负跳变使q1翻转，由0变成1，q2状态不变，此时计数器状态为

q2q1q0=010。依次分析，经过8个计数脉冲后，计数器又恢复到原态，完成

一个计数循环。其状态表见下表，波形图如图所示。

从以上分析可以看出：一个触发器可以表示一位二进制数，两个触发器串联，

就有四种状态（22=4），可构成四进制计数器，n个触发器串联，则可组成2n

进制计数器。由波形图可见，q0波形的频率是cp波形频率的，q1的频率又

是q0频率的…，各级输出波形的频率均为前一级的二分频，所以，q2为cp

的八分频。计数器的计数顺序是从000到111，每经一个cp加1，所以叫加法

计数器。

*如何分析n进制计数器？

1.列出各位触发器的驱动方程，时钟方程。

2.设各位触发器的一种初始状态。(通常设全0)

3.求输入第一个cp触发脉冲下的状态。

4.再以刚刚得到的状态为“初始状态”，求输入第二个cp脉冲作用下的状

态。

5.如此重复做下去，几个脉冲过后，返回初始状态(通常设全0)，就是几进

制。

注意：对于异步计数器，要兼顾时钟方程及触发器的边沿触发方式。

2．十进制计数器

下图所示为同步十进制加法计数器。由逻辑图可知各触发器的输入端的逻辑

表达式为

设计数器的原态为q3q2q1q0=0000，下表为其状态表。

4．集成计数器

目前，计数器有多种产品可供选择。

74ls90是一种典型的集成异步计数器，可实现二—五—十进制计数。下图

所示是74ls90引脚排列图和逻辑功能示意图。

下表为74ls90的功能表。由表可知74ls90具有下列功能：

（1）异步清零功能。当s9=s9as9b=0·时，若r0=r0ar0b=1·，则计数器

清零，与输入cp脉冲无关，这说明74ls90是异步清零的。

（2）异步置9功能。s9=s9as9b=1·，计数器置9，即被置成1001状态，

与cp无关，也是异步进行的，并且其优先级别高于r0。

（3）异步计数功能。当s9=s9as9b=01·时，且r0=r0ar0b=0·时，计数

器进行异步计数。有4种基本情况：

①若将输入时钟脉冲cp加在cp0端，且把q0与cp1连接起来，则电路将

对cp脉冲按照8421码进行异步加法计数。

②若将cp加在cp0端，而cp1接低电平0，则计数器中f0工作，f1、f2、

f3不工作，电路构成1位二进制计数器。

③如果只将cp加在cp1端，cp0