嵌入式实训报告语音录放程序设计.docx

语音录放程序设计

要求：在mini240开发板上，连接麦克风和扬声器，设计裸机语音录放程序，通过键盘控制，实现录音和放音操作。

天/日

任务描述

通过标准

期

第1天

项目任务分析，分析实训内容，讲解相关知识，引

学生理解题目及

导学生入门。

要求

第2天

学生具体分析实训题目，明确思路和任务，查询相

画出相关流程图

关书籍、资料，分析I2S协议,分析语音文件编码格

式，重点分析S3C2440的I2S总线接口工作原理和

相关寄存器功能。

第3天

查阅UDA1341TS的有关资料，分析其内部结构、引脚端功能、应用电路和编程方法。

写出分析结果

第3天

编写放音启动程序，定义函数，编写PCLK降频程序。

代码通过

第4天

编写端口初始化函数，编写DMA初始化函数。编写

DMA中断注册函数。

代码通过

第5天

编写UDA1341初始化函数。

代码通过

第6天

编写放音I2S初始化函数。

代码通过

第7天

放音文件格式转换，设置起始地址和内容。

代码通过

第7天

编写主函数，启动放音，进入调试。

代码通过

第8天

编写录音I2S初始化函数。

代码通过

第9天

编写主函数，启动录音，存储数据。

代码通过

第 10

进入调试，录音完毕，播放声音。

代码通过

天

第 11

进一步调试，实现语音录放功能。

代码通过

天

第 12

写语音录放编程总结报告。

天

IIS总线控制器结构如图所示

BRFC(总

BRFC(总

线接口，寄存器组和状态机)

TxFIFO

(发送FIFO)

SFTR

（16位移

I2SSDI

RxFIFO

（接收

FIFO）

CHNC

（声道发生器和状态

机）

位寄

存器）

I2SSDO

I2SSCLK

IPSR_A

IPSR_B

SCLKG

(主I2SSCLK

产生器)

I2SLRCKPCLK

I2SLRCK

其原理图分析：

CDCLK

（1）两个3位预取器（IPSR）：一个（IPSR_A）用于产生IIS总线接口的主时钟；一个（IPSR_B）用作外部CODEC时钟发生器。

（2）16字节FIFO：在发送数据时，数据被写进TXFIFO；在接收数据时，数据从RXFIFO中读取。

主IISCLK产生器（SCLKG）：在主模式，由主时钟产生穿行为时钟。

通道产生器和状态机（CHNC）：IISCLK和IISLRCK由通道状态机产生并控制。

（5）16位移位寄存器（SFTR）：在发送数据时，并行数据经由SFTR变成串行数据输出；在接收数据时，串行数据由SFTR转变成并行数据。

功能描述：

总线接口，寄存器组合状态机（BRFC）：总线接口逻辑和FIFO访问由状态机控制。5位双预定标器（IPSR）：一个预定标器用于IIS总线接口的主时钟发生器，另外一个用作外部编解码时钟发生器。

64位FIFO（TxFIFO和RxFIFO）：在发送数据传输时，数据写到TxFIFO；在接收数据传输时，从RxFIFO读取数据。

主IISCLK发生器（SCLKG）：在主设备模式，串行位时钟是从主时钟生成。通道发生器和状态机（CHNC）：IISCLK和iislrck是由通道状态机生成并控制。

15位移位寄存器（SFTR）：在发送模式下并行数据移位成串行数据输入移位成并行数据。

IIS接口控制原理：

S3C2440X内置了一个IIS总线控制器，该控制器实现到一个外部8/16位立体声音频编解码器接口，支持IIS总线数据格式和MSB-justified数据格式。S3C2410X中有两条串行数据线，一条是输入信号数据线，一条是输出信号数据线，以同时发送和接收数据。IIS接口有3种工作方式：（1）正常传输模式，正常模式下使用IISCON寄存器对FIFO进行控制。如果传输FIFO缓存为空，IISCON的第7位被设置为“0”，表示不能继续传输数据，需要CPU对缓存进行处理。如果传输FIFO缓存非空，IISCON的第7位被设置成“1”，表示可以继续传输数据。同样，数据接收时，如果FIFO满，标识位是“0”，此时，需要CPU对FIFO进行处理，如果FIFO没有满，那么标志位是“1”，这个时候可以继续接收数据。（2）DMA模式，通过设置IISFCON寄存器可以使IIS接口工作于这种模式下。在这种模式中，FIFO寄存器组的控制权掌握在DMA控制器上，当FIFO满了，由DMA控制器对FIFO中的数据进行处理。DMA模式的选择由IISCON寄存器的第4位和第5位控制。（3）传输/接收模式，这种模式下，IIS