基于VHDL的语音数字钟的设计(3).pdfVIP

毕业设计（论文）

题目:基于VHDL的语音数字

钟的设计

学院物理科学与工程技术

专业电子信息

班级08电信

学号200812108120001

姓名陈世

指导老师刘瑶老师

二O一一年九月二十日

摘要

本设计主要研究基于VHDL的语音数字钟的设计，该数字钟具有年、月、

日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能、整点

报时以及清零、使能功能。

本设计主要是在介绍了EDA及VHDL一些相关基本知识的基础上，进一

步采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在

Max+plusII工具软件环境下，采用自顶向下的设计方法，由各个基本模块

共同构建了一个多功能语音数字钟，最后通过仿真出时序图实现预定功能。

其中，重点叙述了数字钟的设计原理和分模块实现的方法，详细介绍了各

模块的设计程序并给出了各模块的波形仿真图及分析，最后通过在

Max+plusII上进行时序仿真，调试运行，在硬件测试后，验证了所设计的

系统达到了预先设计目标。

通过这次的设计更进一步地增强了实验的动手能力，对数字钟的工作

原理及EDA技术也有了更加透彻的理解。

关键词：VHDLEDA数字钟仿真图

I

TheDesignofaVoiceDigital

ClockBasedonVHDL

Abstract

Thedesignforamulti-functionaldigitalclock,withayear,month,day,

hours,minutesandsecondscountdisplaytoa24-hourcyclecount;haveproof

functionsandthewholepointtimekeepingfunction.

ThedesignismainlytheintroductionoftheEDAandsomerelatedbasic

knowledgeofVHDL,basedonthefurtheruseofEDAtechnology,

hardware-descriptionlanguageVHDLdescriptionlogicmeansforthesystem

designdocuments,inMaxplusIItoolsenvironment,atop-downdesign,bythe

variousmodulestogetherbuildavoicedigitalclock.Finally,atimingdiagramof

thesimulationtoachievetheintendedfunction.Describesthekeydesign

principlesanddigitalclocksub-moduleapproach.Finally,byMax+plusIIon

timingsimulation,debuggingandrunning,bythehardwaretesting,thetwo

systemsdesignedareverified