一种高抗性SiC VDMOSFET器件及其制备方法.pdfVIP

下载本文档

0
0
约7.64千字
约 8页
2024-05-25 发布于四川
举报
版权申诉

一种高抗性SiC VDMOSFET器件及其制备方法.pdf

1、本文档共8页，其中可免费阅读7页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明涉及MOS半导体技术领域，且公开了一种高抗性SiCVDMOSFET器件，包括多个水平排列并前后延伸的并联的MOS元胞结构，所述MOS元胞结构包括漏极、半导体基层、源极以及栅极，其中半导体基层包括衬底层和扩散层，所述衬底层制备中的中间侧加入高浓度磷元素，以形成单个MOS元胞中的衬底层呈中间高两侧低洼的形状，所述MOS元胞的内部还包括有上层N体区、纯净P体区和中间层，所述纯净P体区位于上层N体区、中间层之间。本发明通过设置的上层N体区与下层N体区共用纯净P体区内端所形成的沟道，这样扩散层会同

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN118073422A

(43)申请公布日2024.05.24

(21)申请号202410344531.6

(22)申请日2024.03.25

(71)申请人杭州谱析光晶半导体科技有限公司

地

您可能关注的文档

文档评论（0）

知识产权出版社 + 关注: 官方认证

文档贡献者

知识产权出版社有限责任公司（原名专利文献出版社）成立于1980年8月，由国家知识产权局主管、主办。长期以来，知识产权出版社非常重视专利数据资源的建设工作，经过多年来的积累，已经收藏了数以亿计的中外专利数据资源。

咨询Ta 进入空间

认证主体北京中献电子技术开发有限公司

IP属地四川

统一社会信用代码/组织机构代码: 91110108102011667U

1亿VIP精品文档

更多 >

一种高抗性SiC VDMOSFET器件及其制备方法.pdfVIP