有哪些信誉好的足球投注网站- 1、本文档共11页，可阅读全部内容。
- 2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
多种EDA工具的FPGA协同设计
前言
FPGA于电子市场上占有举足轻重的地位。现于的问题是：现于市场于FPGA开发方面的EDA工具令人眼花缭乱，各自侧重点不同，性能也不一样，我们应该如何选择？为了加速FPGA的开发，选择且协调好各种EDA工具显得非常重要，本文将探讨上述问题且给出一种解决方案。本文以Altera企业的FPGA为目标器件，通过开发实例介绍FPGA开发的完整的流程及开发过程中使用到的开发工具，包括QuartusII、FPGACompilerII、Modelsim，且重点解说如何使用这三个工具进行协同设计。
二、FPGA的开发流程及实例
FPGA的开发分为设计输入、功能仿真、设计综合、前仿真、布局布线、时序仿真、时序分析和编程下载几个步骤。设计流程如图1所示。
我们的开发实例是“带顺序选择和奇偶检验的串且数据转换接口”。接口电路可以实现数据的串且转换，且根据控制信号确定输出的且行数据的顺序，以及输出奇偶检验位。开发实例是用来说明FPGA的开发流程和各种EDA工具的协同设计，因此这里的描述重点且于设计本身。开发实例使用的目标器件是Altera企业FLEX10KE系列的EPF10K30ETC114-1；开发软件有QuartusII2.0、FPGACompilerII3.6和Modelsim5.6SE。
QuartusII是Altera企业的第四代可编程逻辑器件集成开发环境，提供从设计输入到器件编程的全部功能。QuartusII可以产生且识别EDIF网表文件、VHDL网表文件和VerilogHDL网表文件，为其它EDA工具提供了方便的接口；可以于QuartusII集成环境中自动运行其它EDA工具。MentorGraphics企业的Modelsim是业界较好的仿真工具，其仿真功能强大，且图形化界面友好，而且具有结构、信号、波形、进程、数据流等窗口。FPGACompilerII是一个完善的FPGA逻辑分析、综合和优化工具，它从HDL形式未优化的网表中产生优化的网表文件，包括分析、综合和优化三个步骤。如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，我们完全可以于QuartusII中完成设计。实际上，这个开发实例完全可以于QuartusII这个集成的开发环境中完成。下面，我先介绍一下如何于QuartusII中完成设计，然后再介绍如何利用QuartusII提供的第三方EDA工具的接口与其它EDA工具（包括综合工具FPGACompilerII和仿真工具ModelSim5.6SE）完成协同设计。
1.基于QuartusII的FPGA的开发
利用QuartusII软件的开发流程可概括为以下几步：设计输入、设计编译、设计时序分析、设计仿真和器件编程。
（1）设计输入
QuartusII软件于File菜单中提供“NewProjectWizard...”向导，引导设计者完成项目的创建。当设计者需要向项目中添加新的VHDL文件时，可以通过“New”选项选择添加。于这里我们创建项目“s_to_p”，编写“s_to_p.vhd文件”，且将文件添加到项目中。
（2）设计编译
QuartusII编译器完成的功能有：检查设计错误、对逻辑进行综合、提取定时信息、于指定的Altera系列器件中进行适配分割，产生的输出文件将用于设计仿真、定时分析及器件编程。
①首先确定软件处于CompileMode，可以通过Processing菜单进行选择。
②于Processing菜单中选择CompilerSettings项。于这里可以进行器件选择、模式设定、综合和适配选项设定及设计验证等。我们选择FLEX10KE系列型号为EPF10K30ETC114-1的器件，且选择于编译后进行时序分析。
③单击Processing菜单下的“StartCompilation”项，开始编译过程。
④查看编译结果。编译结果以树状结构组织于CompilationReport中，包含项目的设置信息，以及编译设置、编译效果等信息，同时也包含了静态时序信息。
（3）设计定时分析
单击Project菜单下的“TimingSettings...”选项，可以方便地完成时间参数的设定。QuartusII软件的时序分析功能于编译过程结束之后自动运行，且于编译方案的TimingAnalyses文件夹中显示。其中我们可以得到最高频率fmax、输入寄存器的建立时间tsu、输出寄存器时钟到输出的延迟tco和输入保持时间th等时间参数的详细方案，从中可以清楚地判定是否达到系统的时序要求。本设计实例电路的fmax可达到192.31MHz。
（4）设计仿真
QuartusII软件允许设计者使用基于文本的向量文件（.vec）作为仿真器的激励，也可以于QuartusII软件的波形编辑器中产生向量波形文件（.vwf）作
文档评论（0）