SOC实验报告范文.pdf

SOC实验报告范文

一、实验目的

1、了解SOC系统的结构和基本内容；2、了解FPGA基本工作原理和

内容；3、了解FPGA的基本开发过程

5、熟悉FPGA设计实验的软硬件环境，加深对PoleStar实验版的认

识，为后面的实验的学习做好准备。

二、实验设备

PC主机、某ilin某ISE开发软件、PoleStar实验平台三、实验原理

1、SOC

嵌入式SOC：是指在嵌入式系统中广泛应用的，有专门应用范围的

SOC芯片，是在单个芯片上集成一个完整的系统，对所有或部分必要的电

子电路进行包分组的技术。所谓完整的系统一般包括中央处理器、存储器、

以及外围电路等。具体地说,SoC设计的关键技术主要包括总线架构技术、

IP核可复用技术、软硬件协同设计技术、SoC验证技术、可测性设计技术、

低功耗设计技术、超深亚微米电路实现技术等,此外还要做嵌入式软件移

植、开发研究,是一门跨学科的新兴研究领域。

2、FPGA

FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它

是在PAL、

GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用

集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路

的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA具有以下

特点：

1）采用FPGA设计ASIC电路(特定用途集成电路)，用户不需要投片

生产，就能得到合用的芯片。

2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

3）FPGA内部有丰富的触发器和I／O引脚。

4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的

器件之一。5)FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电

平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最

佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，

因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，

采用不同的编程方式。3、FPGA的简单开发流程

1）、需求分析到模块划分

需求说明文档

器件选择：逻辑资源，功耗，I/O数量，封装等配置电路考虑开发工

具选择

电路板的可扩展性考虑在线调试和班级天使考虑分模块的设计

2）、设计输入到综合优化

设计输入：原理图/Verilog/VHDL

综合：是指将较高层次的电路描述转化为较低层次的电路描述。3）、

实现到时序收敛实现：

翻译——将综合后的结果转化成所选器件的底层模块和硬件原语

映射——将翻译的结果映射到具体器件上

布局布线——根据用户的设计约束，进行布局布线，完成FPGA内部

逻辑的连接

时序收敛：工具的最终布局布线结果满足设计者输入的时序约束要求

4）仿真测试到版级调试

四、实验步骤

1、建立Project

2、VerilogHDL语言的输入3、某ST综合设计

4、建立ucf用户约束文件

6、在VIRTE某2PRO上找到witch开关SW9，开关1置on，开关2置

0，之后按Reet

键2秒后FPGA芯片就完成了从PROM读取设计。五、实验结果与分析

实验结果和预期完全相同。