超低泄漏电路设计.docx

PAGE1/NUMPAGES1

超低泄漏电路设计

TOC\o1-3\h\z\u

第一部分超低泄漏电流源设计 2

第二部分门级静态泄漏优化策略 4

第三部分时钟门控技术应用 7

第四部分电压阈值调节技术 9

第五部分异步逻辑结构设计 12

第六部分泄漏电流测试方法 15

第七部分漏电流建模与仿真 18

第八部分低功耗逻辑电路设计 21

第一部分超低泄漏电流源设计

关键词

关键要点

主题名称：超低泄漏电流镜

1.电路拓扑结构：采用源极退化、漏极负载或复合反馈等结构，抑制漏极电流泄漏。

2.器件选择：选用栅氧厚度大、阈值电压低的MOSFET，降低亚阈值泄漏和栅极泄漏。

3.工艺优化：采用高介电常数栅介质、应力工程等技术，减小栅极泄漏和沟道泄漏。

主题名称：超低泄漏基准源

超低泄漏电流源设计

超低泄漏电流源是一种电子电路，能够提供非常低的电流输出，同时保持较高的输出阻抗。这种类型的电流源被广泛应用于各种低功耗电子设备中，例如传感器、仪器仪表和医疗设备。

设计原则

超低泄漏电流源设计需要遵循以下原则：

*使用低泄漏器件：选择具有低栅极泄漏电流的晶体管和二极管。

*最小化栅极重叠：优化晶体管的布局，以最大限度地减少栅极和漏极之间的重叠面积。

*降低偏置电压：使用较低的栅极电压和漏极电压来偏置晶体管。

*隔离输入和输出：使用匹配晶体管或共发射器放大器来隔离电流源输入和输出。

*反馈控制：采用负反馈环路来调节电流源输出并补偿工艺和温度变化。

具体实现

常用的超低泄漏电流源设计技术包括：

1.Wilson电流源

Wilson电流源使用两个匹配的MOSFET来实现电流调节。通过将一个MOSFET用作共源放大器，并将另一个MOSFET用作共漏放大器，可以实现高输出阻抗和低泄漏电流。

2.Cascode电流源

Cascode电流源使用一个共源MOSFET和一个共漏MOSFET串联连接。共源MOSFET提供高增益，而共漏MOSFET提供高输出阻抗。这种配置比Wilson电流源具有更低的输出泄漏电流。

3.Gm-C电流源

Gm-C电流源使用一个具有高跨导的放大器和一个电容器来实现电流调节。电容器充放电时，电流流过电容器，并通过放大器的跨导进行控制。这种类型的电流源具有低噪声和高线路调节率。

性能指标

超低泄漏电流源的性能由以下指标表征：

*输出泄漏电流：在没有负载的情况下从输出端测量的电流。

*输出阻抗：电流源输出端呈现的阻抗。

*输入阻抗：电流源输入端呈现的阻抗。

*电源电压：电流源正常工作所需的电压范围。

*温度稳定性：电流源输出随温度变化的程度。

应用

超低泄漏电流源用于各种低功耗电子设备中，包括：

*传感器：测量物理量（如温度、压力和气体浓度）时提供稳定的参考电流。

*仪器仪表：提供精密、低噪声的电流输出用于仪表校准和测量。

*医疗设备：在起搏器和植入式传感器等设备中提供低功耗电流输出。

设计实例

Wilson电流源设计

以下是一个使用0.18μmCMOS工艺实现的Wilson电流源示例设计：

*晶体管类型：PMOS

*栅极电压：0.5V

*漏极电压：1.8V

*输出电流：100nA

*输出阻抗：10MΩ

*功耗：150nW

测试结果

实测结果显示，该Wilson电流源具有20fA的输出泄漏电流，超过了设计规格。

第二部分门级静态泄漏优化策略

关键词

关键要点

门级逻辑门优化

1.选择具有低泄漏特性的晶体管，例如高阈值电压晶体管和宽栅长晶体管。

2.避免使用动态门极逻辑，因为它会产生较高的泄漏电流。

3.优化门的尺寸和布局，以最小化泄漏路径并防止闩锁。

门级结构优化

1.使用传输门代替寄存器，因为传输门在空闲状态时具有较低的泄漏。

2.采用多种阈值电压技术，为高泄漏率路径使用高阈值晶体管，而为低泄漏率路径使用低阈值晶体管。

3.使用自关断逻辑门，例如PMOS负载NMOS逻辑(PLNM)门，因为它会在非活动状态下将电流关闭。

门级静态泄漏优化策略

在超低泄漏电路设计中，门级静态泄漏优化策略至关重要，可有效降低芯片功耗。这些策略主要包括：

1.晶体管堆叠

通过将晶体管叠在一起，可以缩小晶体管尺寸，从而减小漏电流。例如，在CMOS电路中，可以使用串联连接的nMOS和pMOS晶体管形成一对叠晶体管，以降低泄漏电流。

2.阈值电压调整

增加晶体管的阈值电压可显著降低漏电流。然而，阈值电压的增加会降低晶体管的驱动能力，因此需要权衡漏电流降低和驱动能力下降的影响。

3.反向偏置

通过在某些节点施加