东华理工大学Verilog(EDA)硬件描述语言复习题.pdf

东华理工大学Verilog(EDA)硬件描述语言复习题.pdf

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

《Verilog硬件描述语言》复习题

一.填空题

1.国际上较大的PLD器件制造公司有公司和公司。

2.非阻塞性赋值符号为,阻塞性赋值符号为。

3.Verilog语言中数据类型可以分为线网类型和。

4.Verilog采用四值逻辑,0表示低电平,1表示高电平,x表示,

z表示。

5.设计优化方法中对资源进行优化的方法是,对速度进行

优化的方法是。

6.某一纯组合电路输入为in1,in2和in3,输出为out,则该电路描述中always的事件表达

式应写成always@()。

7.reg类型的数组通常用于描述存储器,reg[17:0]MEM[0:511];则表示定义存储器的位数

为,定义存储器的存储深度为。

8.已知某4比特宽的变量a的值为4’b1011,则{3{a},a[2]}=。

9.`timescale用于说明程序中的时间单位和。

10.块语句有两种,一种是beginend语句,通常用来标志执行的语句;一种是

语句,通常用来标志并行执行的语句。

二.单项选择题

1.已知a=1’b1,b=3’b000,那么{a,b}=。

A.4’b1000B.4’b0001C.4’b0100D.4’b1001

2.alwaysbegin#10clk=1;#5clk=~clk;end(clk初始状态为低电平)产生的波形

为。

A.占空比为1/2B.周期为10

C.周期为15D.占空比为2/3

3.在连续赋值语句中,assignaddr[3:0]=-5,则addr被赋予的值是

A.4’b1101B.4’b0101C.4’b1011D.4’b0011

4.已知a=4’b1011,那么^a=

A.4’b1011B.4’b0111C.1’b0D.1’b1

5.下面描述正确的是

A.十进制数123用8位二进制数表示为8‘

B.未知的8位十六进制数,各位均为X表示为8’hxxxxxxxx

C.-2用4位二进制补码表示为4’b1010

D.一个名为count的整数表示为integercount

6.如果线网类型变量说明后未被赋值,则缺省值为

A.1B.xC.0D.z

7.根据下列两句语句的执行,最后变量A的值为

reg[7:0]A;A=3’hFF

A.8’b0000_0111B.8’b1111_1111

C.8’bxxxx_0111D.8’bzzzz_1111

8.时间尺度定义为

文档评论(0)

135****5548 + 关注
官方认证
内容提供者

各类考试卷、真题卷

认证主体社旗县兴中文具店(个体工商户)
IP属地河南
统一社会信用代码/组织机构代码
92411327MAD627N96D

1亿VIP精品文档

相关文档