蒋立平数字逻辑电路与系统设计第4章习题及解答.docx

第4章习题及解答

3用门电路设计一个4线—2线二进制优先编码器。编码器输入为A

3

AAA

2 1 0

，3A优先

，

3

00 1 0级最高，A优先级最低，输入信号低电平有效。输出为YY ，反码输出。电路要求加一G输出端，以指示最低优先级信号A输入有效。

0

0 1 0

题4.1解：根据题意，可列出真值表，求表达式，画出电路图。其真值表、表达式和电路

图如图题解4.1所示。由真值表可知G AAAA。

?3 2 1 0

?

Y1≥1

Y

1

≥1

1

AA

1

AA

3020

01

000

0

0

01 11 10

0 0 0

0 0 0

11

10

1

1

1 1

0

0

0

0

AAAAYYG

3 2 1 0 1 0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

1

0

0

0

0

0

0

1

1

0

0

0

0

1

0

0

0

0

0

0

1

0

1

0

0

0

0

1

1

0

0

0

0

0

1

1

1

0

0

0

1

0

0

0

0

1

0

1

0

0

1

0

1

0

1

0

1

0

0

1

0

1

0

1

1

0

1

0

1

1

0

0

1

0

0

1

1

0

1

1

0

0

1

1

1

0

1

1

1

1

1

1

1

1

1

0

3

AA

AA

1

Y ?AA

1

3 2

AA

3020

01

11

10

2

(a)

真值表

0

Y00

Y

000

01

11

10

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

AG

A

0

??Y AA AA

?

?

0 3 2 3 1

求输出表达式

图题解4.1

编码器电路图

4.3试用3线—8线译码器74138扩展为5线—32线译码器。译码器74138逻辑符号如图

4.16（a）所示。

题4.3解：5线—32线译码器电路如图题解4.3所示。

BIN/OCTA0

BIN/OCT

A

0

1

2

1

2

4

G

1

G

1

2A

G

3

2B

7

1

4

BIN/OCT

1

2

4

G

1

G

2A

G

EN

2B

15

BIN/OCT

1

2

4

0

Y

16

1

2

3

G

4

1

G

2A

EN

G

2B

5

6

7

Y

23

BIN/OCT

1

2

4

0

Y

24

1

2

3

G

4

1

G

2A

EN

G

2B

5

6

7

Y

31

0

Y

1

0

2

3

4

5

EN

6

7

Y

A

A

0

Y

8

1

2

3

4

5

EN

6

7

Y

图题解4.3

4.5写出图P4.5所示电路输出F和F

1 2

的最简逻辑表达式。译码器74138功能表如表4.6所

示。

BIN/OCT0

BIN/OCT

0

1

2

4

1

2

3

4

5

6

7

EN

74138

B F

1

C

1 F

2

图P4.5

题4.5解：由题图可得：

F(C,B,A)??m(0,2,4,6)?A

1

F(C,B,A)?

2

?m(1,3,5,7)?A

4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD码转换为格雷码的代码转换器。译码器74154的逻辑符号如图4.17所示。

解：设4位二进制码为BBBB，4位格雷码为RRRR

。根据两码之间的关系可得：

3 2 1 0 3 2 1 0

R(B,B,B,B)??m(8~15)?B

3 3 2 1 0 3

R(B,B,B,B)??m(4~11)?m

mmm

mmm m

2 3 2 1 0

4 5 6 7 8 9 10 11

R(B,B,B,B

)??m(2~5,10~13)?mmmmm m m m

1 3 2 1 0

2 3 4 5 10 11 12 13

R(B,B,B,B

)??m(1,2,5,6,9,10,13,14)?mmmmmm m m

0 3 2 1 0

1 2 5 6 9 10 13 14

则将译码器74154使能端均接低电平，码输入端从高位到低位分别接B、B、B、B，根

3 2 1 0

据上述表达式，在译码器后加3个8输入端与非门，可得R、R、R，R

可直接输出。（图

2 1 0 3

略）

4.9试用8选1数据选择器74151实现下列逻辑函数。74151逻辑符号如图4.3