EDA课程设计报告(交通信号控制器的VHDL的设计).docVIP

EDA课程设计报告(交通信号控制器的VHDL的设计).doc

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

EDA课程设计报告(交通信号控制器的VHDL的设计)

系统输出信号:full:产生每秒一个脉冲的信号;

(2)第二模块:计数秒数选择电路

计数电路最主要的功能就是记数负责显示倒数的计数值,对下一个模块提供状态转换信号。

模块说明:

系统输入:full:接收由clk电路的提供的1hz的时钟脉冲信号;

系统输出信号:tm:产生显示电路状态转换信号

tl:倒计数值秒数个位变化控制信号

th:倒计数值秒数十位变化控制信号

(3)第三模块:红绿灯状态转换电路

本电路负责红绿灯的转换。

模块说明:

系统输入信号:full:接收由clk电路的提供的1hz的时钟脉冲信号;

tm:接收计数秒数选择电路状态转换信号;

系统输出信号:comb_out:负责红绿灯的状态显示。

(4)第四模块:时间显示电路

本电路负责红绿灯的计数时间的显示。

模块说明:

系统输入信号:tl:倒计数值秒数个位变化控制信号;

th:倒计数值秒数十位变化控制信号;

系统输出信号:led7s1:负责红绿灯的显示秒数个位。

led7s2:负责红绿灯的显示秒数十位。

三、设计方案

定时时间到检测电路

定时时间到检测电路

计时器预置数产生电路状态发生器(两位二进制计数器)

计时器

预置数产生电路

状态发生器(两位二进制计数器)

时间显示数据输出

红黄绿灯输出

红黄绿灯输出

控制电路(RYG)

红黄绿灯信号输出

1秒时钟脉冲信号发生器

1秒时钟脉冲信号发生器

图2交通信号灯控制器的原理框图

采用VHDL语言输入的方式实现交通信号灯控制器

秒脉冲信号发生器(进程P1和P2)

秒脉冲信号发生器(进程P1和P2)

状态寄存器

(进程P6)

计数器

(进程P3、P4和P5)

时间显示数据输出

次态发生器

次态发生器

信号灯输出信号

(进程P7)

信号灯输出

图3交通信号灯控制器程序原理框图

该程序由7个进程组成,进程P1和P2将CLK信号分频后产生1秒信号,进程P3、P4、P5构成两个带有预置数功能的十进制计数器,其中P4产生允许十位计数器计数的控制信号。进程P6实现状态转换和产生状态转换的控制信号,进程P7产生次态信号和信号灯输出信号,以及每一个状态的时间值。

四、VHDL程序:

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYtrafficIS

PORT(clk:instd_logic;

led7s1:outstd_logic_vector(6downto0);

led7s2:outstd_logic_vector(6downto0);

comb_out:outstd_logic_vector(5downto0));

END;

ARCHITECTUREoneOFtrafficIS

TYPEdmIS(s0,s1,s2,s3);

SIgnalcurrent_state,next_state:dm;

SIGNALFULL:STD_LOGIC;

SIGNALtl:STD_LOGIC_VECTOR(6DOWNTO0);

SIGNALth:STD_LOGIC_VE

文档评论(0)

158****1866 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档