成果checklist说明此针对1x32bit lpddr3 a83t ref2 lpddrecklist.pdfVIP

成果checklist说明此针对1x32bit lpddr3 a83t ref2 lpddrecklist.pdf

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

PCB

No.ItemDoneCheckNote

/Date

CheckList说明:此文件是针对1X32BIT的LPDDR3的

layout说明,性能和空间折中考虑。

PCB阻抗控制说明

1DDR单端线:50ohm±10%Y

DDR差分线:100ohm±10%

层叠结构说明

2请看附录A

分组说明

地址组:A0~A9,CK,CKE0~1,CS0~1,ODT

数据组:DQ0-DQ7,DQM0,DQS0/DQS0N为一Y

组,DQ8-DQ15,DQM1,DQS1/DQS1N为一组,

DQ组2与DQ组3类推

走线宽度说明

3单端走线线宽4mil,差分100ohm走线3.8/8.8mil;Y

电源和地网络走线尽量=8mil;

间距说明

4单端走线的线与线的间距(AirGap)≥8mil;差Y

分走线到其他线的间距≥8mil

5所有DDR信号线到其他网络、地铜皮的距离要≥Y

10mil

6数据组与地址组、数据组与数据组之间的距离要≥Y

8mil

7BGA区域里:线与线的间距(AirGap)≥4mil;Y

线与SMD焊盘的间距≥3.5mil;线与过孔的间距≥

3.5mil

等长说明

8地址组——相对于CK信号等长,误差范围为≤Y

50mil

9DQS组——相对于CK信号等长,误差范围为≤Y

500mil

10数据组——DQ0-DQ7/DMO相对于DQS0做等长,YDQM0,DQM1不符

DQ8-DQ15/DM1相对于DQS1做等长,DQ组2与DQ组3

类推,误差范围为≤50mil

11所有DDR信号线做等长时要考虑过孔长度的影响Y

12差分走线规则:差分线DQS/CK,差分正负线之间等Y

长误差范围为≤10mil

铺铜与过孔说明

13参考层要求——不能有信号线的参考层被割断的Y

现象,尽量少出现连续的过孔打断信号线的参考层

14如下图所示,SOC通过过孔扇出时,必须保证过孔Y

间的铜皮能连通。

对于0.65Pitch的SOC,在IC扇出的地方,过孔采用

8/14mils,反焊盘采用3.5mils。

对于SOC通过过孔扇出的信号必须保证回流

路径不被反焊盘打断。

如果反焊盘过大破坏了GND平面或电源平面的完整

性,那么需要在过采用手工走线连通平面,如

文档评论(0)

187****4471 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档