5.1.1 互补CMOS逻辑-教学课件.pdfVIP

数字CMOS集成电路设计基础

5.1.1互补CMOS逻辑

5.1.1互补CMOS逻辑

组合逻辑电路

组合逻辑电路

状态

组合电路时序电路

任意时刻电路输出与其当前输入信号输出不仅与当前的输入数据有关，而

间的关系服从某个布尔表达式。且也与输入信号以前的值有关。

5.1.1互补CMOS逻辑

静态互补电路

较高的噪声容限（对噪声灵敏度低）

良好的性能以及低功耗（没有静态功耗）

较低的输出阻抗、较高的输入阻抗

动态电路

所形成的门比较简单且比较快

对噪声敏感程度较高

5.1.1互补CMOS逻辑

互补CMOS

上拉网络（PUN）：每当输出意味着逻辑1

时，提供一条在输出和VDD之间的通路。

下拉网络（PDN）：每当输出意味着逻辑0

时，提供一条在输出和VSS之间的通路。

5.1.1互补CMOS逻辑

互补CMOS

一个晶体管可以看成一个由其栅信号控制的开关。

NMOS：阈值电压为正，所以控制信号为高时，开关闭合，

控制信号为低时则断开。

PMOS：阈值电压为负，所以控制信号为低时，开关闭合，

控制信号为高时则断开。

5.1.1互补CMOS逻辑

互补CMOS

PDN（下拉网络）由NMOS构成，PUN（上拉网络）由PMOS构成。

PDNNMOS产生“强0”

PUN

PMOS产生“强1”

5.1.1互补CMOS逻辑

互补CMOS

可以推导出一组规则来实现逻辑功能。

NMOS串联PMOS并联

NMOS并联PMOS串联

5.1.1互补CMOS逻辑

互补CMOS

根据逻辑函数变换：

可以看出一个互补CMOS结构的上拉和下拉网络互为对偶网络。

把PDN和PUN组合起来就构成了完整的CMOS门。

这一互补门在本质上是反相的，只能实现如NAND、NOR及XNOR这样的功能。

用单独一级来实现非反相的布尔函数（如AND、OR或XOR）是不可能的，因此

要求增加额外一级反相器。

实现一个具有N个输入的逻辑门所需要的晶体管数目为2N。

5.1.1互补CMOS逻辑

两输入NAND门

PMOS并联

两输入NAND门的真值表

NMOS串联

5.1.1互补CMOS逻辑

两输入NOR门

PMOS串联

两输入NAND门的真值表

NMOS并联

5.1.1互补CMOS逻辑

例6.2CMOS复合门的综合

考虑利用互补CM