4.2.3 CMOS反相器动态特性——设计角度优化传播延时1.pdfVIP

数字CMOS集成电路设计基础

4.2.3CMOS反相器动态特性——设计角度优化传播延时1

4.2.3CMOS反相器动态特性——设计角度优化传播延时1

NMOS与PMOS的比

通常要求PMOS和NMOS的宽度比在3--3.5之间，设计一个具有对称VTC的反相器并使由高至低与由

低至高的传播延时相等。

第一级反相器负载电容可近似为：

4.2.3CMOS反相器动态特性——设计角度优化传播延时1

NMOS与PMOS的比

当PMOS器件为NMOS器件的β倍时，

得到传播延时：

令等于零可以求出使tp最小的β值：

当导线电容可以忽略时：

4.2.3CMOS反相器动态特性——设计角度优化传播延时1

NMOS与PMOS的比

•得到对称的瞬态响应

•得到最优延时性能

4.2.3CMOS反相器动态特性——设计角度优化传播延时1

考虑性能时反相器尺寸的确定

假设一个对称反相器，即它的PMOS和NMOS尺寸使上升和下降延时相同。这一反相器的负载

电容可以分为本征和外部两个部分，即：

Cint代表反相器的自载即本征输出电容，它与NMOS和PMOS管的扩散电容以及栅漏覆盖电容

有关。Cext是外部负载电容，它来自扇出和导线电容。

尺寸系数S把反相器的晶体管尺寸与一个参考门（通常是一个最小尺寸的反相器）的晶体管尺

寸联系起来。

t可重新写成：

p

4.2.3CMOS反相器动态特性——设计角度优化传播延时1

考虑性能时反相器尺寸的确定

•反相器的本征延时tp0与门的尺寸无关。

•使S无穷大将达到最大可能的性能改善，

由于Cint增大可消除外部负载的影响。

自载效应：

本征电容逐渐增加且

占主导地位时，再加大器

件尺寸只能得到可以忽略

不计的性能改善。

4.2.3CMOS反相器动态特性——设计角度优化传播延时1

确定反相器链的尺寸

虽然加大反相器的尺寸可以减小它的延时，但这也加大了它的输入电容。如孤

立地确定门的尺寸而不考虑它对前级门延时的影响，则纯粹是一种脱离实际的研究。

由此一个比较相关的问题是当一个门处在实际环境中时如何确定它的最优尺寸。

一个简单的反相器链则是最好的研究起点。为了决定输入的负载效应，必须建

立起反相器的输入栅电容C与本征输出电容之间的关系。这两个电容均正比于门的

g

尺寸。因此，下列关系成立而与门的尺寸无关：

在公式(5.29)中，γ是比例系数，它只与工艺有关，并且对于大多数的亚微米工

艺γ接近于1，这正如前面的例子所示。重新写出公式(5.28)，我们得到：

Cext/Cg=f

4.2.3CMOS反相器动态特性——设计角度优化传播延时1

确定反相器链的尺寸

上式表明，反相器的延时只取决于它的外部负载电容与输入电容间的比值。这

一比值称为等效扇出f。

让我们考虑下图的电路，我们的目的是要使通过反相器链的延时最小，其中第

一个反相器(通常为最小尺寸的门)的输入电容为C，而反相器链末端为一个固定的

g1

负载电容C。

L

由第j级反相器的延时表达式:

4.2