- 1、本文档共5页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
天文观测CCD相机管理论文
摘要:详细介绍紫金山天文台红外实验室开发的CCD相机系统的软硬件设计。根
据柯达CCD芯片KAF-0401LE的时序要求,用复杂可编程逻辑器件(CPLD)实现
了CCD的时序;采用相关双采样技术降低探测信号噪声;用89C51作下位机控制,
通过RS232与上位计算机通信;系统控制软件采用VisualC++编写。
关键词:CCDCPLD相关双采样控制系统串口通信
引言
CCD通常分为3个等级;商业级、工程级和科学级。3个级别的要求一级比
一级高。衡量CCD的性能主要从以下几个方面:量子效率和响应度、噪声等效功
率和探测度,即动态范围和电荷转移效率等。科学级CCD以其高光子转换效率、
宽频谱响应、良好线性度和宽动态范围广泛用于天文观测,已成为望远镜测必不
可少的后端设备。国内各天文台望远镜终端都是从外围引起的成套设备,使用和
维护很不方便,并且价格昂贵,因此国内迫切需要发展自己的CCD技术。紫金山
天文台红外实验室对这一课题进行了深入研究,广泛调研,认真选取,从芯片开
始一直到系统的软硬件设计,搭建了自己的CDD相机系统。
1系统设计
CCD芯片决定相机系统的性能,为此我们广泛调研,最后选定柯达公司的
KAF-0401LE芯片。它动态范围大(70dB),电荷转移效率高(0.99999),波长响
应范围宽(0.4μm~1.0μm),低暗电流(在25℃条件下,7pA/cm2),量子效率
为35%,并且具有抗饱和性,能够满足科学观测的要求,既可用于光谱分析,又
可用于成像观测。
系统设计的重点是解决CCD芯片的驱动和系统噪声的问题。我们的设计如下:
采用柯达公司的KAF-0401LE芯片作为探测器,Ateml公司的带闪存Flash的89C51
作下位机控制器,复杂可编程逻辑作(CPLD)作时序发生和地址译码,采用相关
双采样技术降低噪声,自带采样保持的12位A/D转换顺AD1674进行模数转换,
扩展8片128Kbit(628128)的RAM作1为帧图像暂存空间,通过RS232与计算
机串口通信,接受计算机的控制。整个系统由图1所示几个功能部件组成。
1.1时序信号发生电路
1
KAF-0401LE芯片的时序要求:积分期间φV1、φV2保持低电平;行转移期
间φH1保持高电平,φH2保持低电平。每行开始φV1的第2个脉冲下降沿后,
要有1个行转移建立时间tφHs,读完行后需延迟1个像素时间te才开始下一行
φV1脉冲;同样,φV1第2分脉冲下降沿后,开始下一行转移,如此直到读完1
帧。
复杂可编程逻辑器件(CPLD)以其高度集成、灵活、方便的特点,在电路设
计中运用越来越广泛。Altera公司的复杂可编程逻辑器件EPM712SLC84-15具有
2500个可用逻辑门,128个宏单元,8个逻辑块,最大时钟可达147.1MHz,带有
68个可供用户使用的I/O引脚,PLCC封装,可通过JTAG接口实现在线编程。我
们选用EMP7128SLC84-15,通过硬件描述语言(VHDL)在集成开发环境MAXPLUSII
下完成逻辑设计;编译后,通过JTAG接口下载到电路板上的EPM7128SLC84-15
中,实现了KAF-0401LE芯片的时序要求。
MAXPLUSII虽然有很丰富的元件库,但并不是针对某一应用而开发的,具有
通用性,调用它固有的元件库可能造成资源的浪费,没有必要。因此我们按照需
求,编制了自己的元件库,然后在程序中作为元件调用。在本系统中,仅用1片
EPM7128LC84-15就实现了CCD的时序要求、暂存RAM和接口扩展芯片8255的片
选和地址译码,既简化耻电路的硬件设计,提高了系统可靠性,又降低了成本。
交流时序条件要求如表1所列。
表1
描述符号最小值正常值最大值
φH1、φH2时钟频率/MHzfH1015
φV1、φV2时钟频率/kHzfV100125
周期/nste67100
φH1、φH2建立时间/μstφHS0.51
φV1、φV2脉冲/μstφv45
复位时钟脉宽/nstφR1020
读出
文档评论(0)