DSP原理及应用——TMS320DM6437 课件 第二章：TMS320DM6437的硬件结构.pptx

DSP原理及应用

第二章：TMS320DM6437的硬件结构

;第二章TMS320DM6437的硬件结构

;TMS320DM6437采用TMS320C64x+DSP内核，32位定点处理器，工作频率可达700MHz，处理速度最高可达5600MIPS。

TMS320DM6437具有64个32位通用寄存器和8个独立计算功能单元，这些功能单元包括2个用于存储32位结果的乘法器和6个算术逻辑单元（ALU）。

TMS320DM6437的内核采用TI开发的第三代高性能支持超长指令字（VLIW）的VelociTI.2结构。;图2-1TMS320DM6437DSP硬件结构框图;TMS320DM6437采用2级Cache存储结构，片上有32KBRAM/Cache可配置的1级程序存储器L1P，48KBRAM+32KBRAM/Cache可配置的1级数据存储器L1D和128KBRAM/Cache可配置的2级程序/数据存储器L2，存储器体系结构比较灵活。此外，TMS320DM6437还集成了片上ROMBootloader、兼容的JTAG接口、灵活的OSC/PLL时钟发生器、独立的节电模式等。

;TMS320DM6437硬件结构的另一特点是包含了一个视频处理子系统（VPSS），它分为2部分：

一部分是视频处理前端输入部分（VPFE），由CCD控制器、预览器、柱状显示模块、自动曝光/白平衡/聚焦模块和缩放模块组成，用于视频采集；

另一部分是视频处理后端输出部分（VPBE），由屏幕显示设备和视频编解码组成，这增强了TMS320DM6437的视频处理能力。

;TMS320DM6437集成了丰富的片内外设，包括以下4部分。

（1）系统外设：包括2个64位通用定时器、1个64位看门狗定时器、3个脉冲宽度调制（PWM）和111个通用输入/输出引脚（GPIO），每个通用定时器可分别配置成2个独立的32位定时器。

（2）多种接口：包括多通道音频串口（McASP）、2个多路缓冲串口（McBSP）、1个I2C总线接口、高端控制器局域网（CAN）控制器（HECC）及2个通用异步收发器（UART）接口。

;（3）连接器：包括1个外围设备互连接口（PCI）（33MHz）、4个收发VLYNQ（FPGA）接口、10/100Mbps以太网媒体存取控制器（EMAC）及1个可编程的16位主机接口（HPI）。

（4）外部存储器接口：包括1个用于32位DDR2SDRAM高速存储控制器接口，具有256MB寻址空间，1个8位异步外部存储器接口（EMIFA），具有64MB寻址空间，如与NORFlash或NANDFlash存储器相连，用于低速率的存储器或外部设备接口。;CPU的组成

TMS320DM6437的CPU主要包括以下几个部分

●程序取指单元；

●指令分配单元；

●指令译码单元；

●2个数据通路A和B

●64个32位寄存器；

●控制寄存器组；

●控制逻辑、测试、仿真及中断逻辑。

;2.2.1.CPU通用寄存器组

每个通用寄存器组包含32个32位寄存器，如下表所示，这些寄存器可用于数据、数据地址指针或状态寄存器。

表2-1控制寄存器组个字段功能;通用寄存器组支持数据范围大小从封装的（packed）8位到64位定点，其值大于32位的，如40位和64位，被存储到寄存器对中，即低32位数据存放到偶数序列寄存器中、剩余的高8位或高32位存放到紧挨的下一个奇数序列寄存器中。寄存器名间的冒号表示寄存器对，奇数序列的寄存器首先被指定。

;下图显示了40位长数据的寄存器存储方法，一个长整型数输入的操作将忽略奇寄存器中的高24位，即奇寄存器中的高24位自动补0，偶寄存器以操作码方式进行编码。

;2.2.2TMS320DM6437CPU控制寄存器组

1、用户可以通过控制寄存器组来选用CPU的部分功能。下表列出了C62xx/C64xx/C67共有的控制寄存器组，并对每个控制寄存器做了简单描述。

表2-2控制寄存器组个字段功能;2.2TMS320DM6437CPU结构

;

;在TMS320C64x+CPU中，PCC和DCC域被忽略。CSR的位15-10为PWRD域，用于节电和唤醒模式，如图2-5所示。;2.2.3TMS320DM6437的CPU数据通路

TMS320DM6437CPU包含2条数据通路（A和B），如图2-6所示，其组成包括：2个通用寄存器组（A和B）、8个功能单元（.L1、.L2、.S1、.S2、.M1、.M2、.D1和.D2）、2个存储器加载数据通路（L1D和L2D）、2个存储