FPGA系统设计基础课件.pptVIP

讀／寫控制電路用於對電路的工作狀態進行控制，當讀／寫控制信號＝1時，執行讀操作，將存儲單元裏的內容送至輸入／輸出端（I／O）上。當＝0時，執行寫操作，輸入／輸出線上的數據寫入記憶體中。多數RAM積體電路是用一根讀／寫控制線控制其讀／寫操作的。但也有些RAM積體電路是用兩個輸入端分別進行讀和寫控制的。此外在讀／寫控制電路中另加有片選輸入端，當時RAM為正常工作狀態；當時所有的輸入／輸出端均為高阻態，不能對RAM進行讀／寫操作。利用片選輸入端可以使多個單片RAM積體電路組合擴展成更大容量的記憶體。輸入／輸出電路通常由三態門組成，由信號及信號控制，實現輸入（寫人）或輸出（讀出）功能。RAM根據存儲單元的工作原理的不同又分為靜態隨機記憶體SRAM和動態隨機記憶體DRAM兩大類。靜態隨機記憶體SRAM的存儲單元是在靜態觸發器的基礎上附加控制線或門控管而構成的。它們是靠電路狀態的自保功能存儲數據的。由於使用的器件不同，靜態存儲單元又分為MOS型和雙極型兩種。基本的電路結構如圖1.1.8所示。FPGA系統設計基礎1.1可編程邏輯器件基礎1.1.1概述可編程邏輯器件（ProgrammableLogicDevice，簡稱為PLD）是20世紀70年代發展起來的一種新型邏輯器件，是目前數字系統設計的主要硬體基礎。目前生產和使用的PLD產品主要有PROM、現場可編程邏輯陣列FPLA（FieldProgrammableLogicArray）、可編程陣列邏輯PAL（ProgrammableArrayLogic）、通用陣列邏輯GAL（GenericArrayLogic）、可擦除的可編程邏輯器件EPLD（ErasableProgrammableLogicDevice）、複雜可編程邏輯器件CPLD（ComplexProgrammableLogicDevice）、現場可編程門陣列FPGA（FieldProgrammableGateArray）等幾種類型。其中EPLD、CPLD、FPGA的集成度較高，屬於高密度PLD。1.1.1概述可編程只讀記憶體PROM（包括EPROM、EEPROM）其內部結構是由“與陣列”和“或陣列”組成。它可以用來實現任何以“積之和”形式表示的各種組合邏輯。可編程邏輯陣列PLA是一種基於“與一或陣列”的一次性編程器件，由於器件內部的資源利用率低，現已不常使用。可編程陣列邏輯PAL也是一種基於“與一或陣列”的一次性編程器件組成。PAL具有多種的輸出結構形式，在數字邏輯設計上具有一定的靈活性。通用可編程陣列邏輯GAL是一種電可擦寫、可重複編程、可設置加密位的PLD器件。GAL器件有一個可編程的輸出邏輯宏單元OLMC，通過對OLMC配置可以得到多種形式的輸出和回饋。比較有代表性的GAL晶片是GAL16V8、GAL20V8和GAL22V10，這幾種GAL幾乎能夠仿真所有類型的PAL器件，並具有100％的相容性。可擦除的可編程邏輯器件EPLD的基本邏輯單位是宏單元，它由可編程的與一或陣列、可編程寄存器和可編程I／O3部分組成。由於EPLD特有的宏單元結構、大量增加的輸出宏單元數和大的與陣列，使其在一塊晶片內能夠更靈活性的實現較多的邏輯功能複雜可編程邏輯器件CPLD是EPLD的改進型器件，一般情況下，CPLD器件至少包含3種結構：可編程邏輯宏單元、可編程I／O單元和可編程內部連線。部分CPLD器件還集成了RAM、FIFO或雙口RAM等記憶體，以適應DSP應用設計的要求。現場可編程門陣列FPGA在結構上由邏輯功能塊排列為陣列，並由可編程的內部連線連接這些功能塊，來實現一定的邏輯功能。FPGA的功能由邏輯結構的配置數據決定，在工作時，這些配置數據存放在片內的SRAM或者熔絲圖上。使用SRAM的FPGA器件，在工作前需要從晶片外部加載配置數據，這些配置數據可以存放在片外的EPROM或其他存儲體上，人們可以控制加載過程，在現場修改器件的邏輯功能。1.1.2可編程邏輯器件的編程器件工作原理可編程邏輯器件按照編程工藝又可分為4個種類：（l）熔絲（Fuse）或反熔絲（Antifuse）編程器件；(2)UEPROM編程器件；（3）EEPROM編程器件；（4）SRAM編程器件。前3類器件稱為非易失性器件，它們在編程後，配置數據保持在器件上；第4類器件為易失性器件，每次掉電後配置數據會丟失，因而在每次上電時需要重新進行數據配置。1.可編程只讀記憶體（PROM）熔絲（Fuse）或反熔絲（Antifuse）編程器件採用PROM結構。PROM的總體結構與掩模ROM相同，所不同的是在出廠時已經在存儲矩陣的所有交叉點上全部製作了存儲元件。