BlockRAM设计全套课件.pptVIP

BlockRAM設計7.3BlockRAM設計Xilinx公司為Spartan-II以後的FPGA系列晶片，提供了專用的片上雙讀/寫端口同步RAM塊。不同型號的FPGA含有的BlockRAM數量不同。專用RAM的性能比其他形式的RAM的性能優越。由於是專用的RAM，寫入讀出通路沒有其他邏輯電路，而且嵌入在FPGA內部，與外掛的RAM相比，讀寫到片內邏輯的延時是相當小的，再加上專用RAM的雙讀/寫同步方式，很容易達到設計的要求。由於BlockRAM之間有專用的佈線資源,當RAM容量很大時，也不會影響速度。另外，使用BlockRAM與使用外部RAM相比，可以簡化印製板（PCB）的設計與製作，提高系統的穩定性。在一般情況下，系統需要存儲一定的數據時，最好使用BlockRAM。無論是在資源的合理利用方面，還是速度、穩定性方面，BlockRAM都是最好的選擇。也可以使用分佈式RAM（Distributed-Ram）。但是分佈式RAM要使用寶貴的觸發器，所以建議使用BlockRAM。下麵以Xilinx公司的Spartan-IIBlockRAM為例進行介紹，BlockRAM的結構如圖7.3.1所示，分為A，B兩部分，每部分包括輸入信號we,en,rsta,clk,add[#:0],di[#:0]和輸出信號do[#:0]。其中常用的是：we--讀寫信號，clk--同步時鐘，add[#:0]--地址，do--輸出。7.3.1BlockRAM的結構圖7.3.1BlockRAM的結構BlockRAM是真正的雙端口RAM，兩個端口可以獨立工作，在沒有寫入衝突的前提下，兩個端口是互不干擾的，即可以作讀－讀、讀－寫、寫－寫等操作。而且，兩個端口的寬度（字長位數）可以有多種定義，可以是同寬度的，也可以是不同寬度的。這樣的結構給設計帶來了方便7.3.2描述BlockRAM的VHDL程式以下是描述BlockRAM的VHDL程式：libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entitybramisport(clk:instd_logic;--定義引腳 we:instd_logic; a:instd_logic_vector(5downto0); ba:instd_logic_vector(5downto0); di:instd_logic_vector(7downto0); do:outstd_logic_vector(7downto0));endbram;architecturesynofbramistyperam_typeisarray(63downto0)ofstd_logic_vector(7downto0);--定義大小signalRAM:ram_type;signalread_a:std_logic_vector(5downto0);signalread_b:std_logic_vector(5downto0);beginprocess(clk)--功能描述beginif(clkeventandclk=1)thenif(we=0)thenRAM(conv_integer(a))=di;endif;read_a=a;read_b=ba;endif;endprocess;do=RAM(conv_integer(read_a));endsyn;7.3.3BlockRAM的寬度和深度組合Spartan-II的BlockRAM有多種寬度（Width）和深度（Depth）的組合供選擇，寬度是其數據匯流排（DataBus）的位數，深度是其地址匯流排（ADDRBus）的位數。如表7.3.1所示；同時，端口A和端口B的寬度選擇可以不一樣，見表7.3.2的庫原語（Primitive）。表7.3.1深度與寬度比例表7.3.2實用庫原語從表7.3.2可以看到，一共有5種不同寬度和深度的BlockRAM，在實際的運用中，也可以使用其他的定義。在使用BlockRAM時，還要注意數據寫入時序，比如：在同