电路与电子技术第10章时序逻辑电路.pptxVIP

电路与电子技术第10章时序逻辑电路.pptx

  1. 1、本文档共174页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
根据相关教材和网络资源整理制作,可作为授课教师的参考资料和专业学生、从业人员的自学资料。如有侵权,请联系删除!

触发器的概念

组合逻辑电路:任何时刻电路的输出仅取决于该时刻的输入

时序逻辑电路:任何时刻电路的输出不仅与该时刻的输入有关,还与过去的输入有关。

u数字电路的分类

组合逻辑

电路网络

存储元件单元

u时序逻辑电路的结构框图

组合逻辑电路

时序逻辑电路

存储元件

输出

输入

u触发器的定义

具有两种稳定状态,在任何时候均处于一种稳定状态的电路叫做双稳态触发器,简称触发器。

u触发器的特点

(1)具有两个稳定状态。触发器具有两个互补输出端:Q与Q。

定义:当Q=1,Q=0时,为“1”态;

当Q=0,Q=1时,为“0”态。

(2)在输入有效信号作用下,触发器可以置“1”态或“0”态。

(3)当输入有效信号消失时,仍然能够保持新的状态。

功能表、特性方程、状态图、时序图

Qn:现态,表示电路当前的状态

Qn+1=f(Qn,X)

Q:次态,表示在输入的作用后电路进入的新状态

1

n+

u触发器输入输出关系的描述方法

现态与次态指时间上的先后次序

触发器输入变量的集合

特性方程:

构成元件

逻辑功能

电路结构

钟控型

主从型边沿型

维持-阻塞型

TTL触发器

CMOS触发器

RS触发器D触发器JK触发器

u触发器的分类

内部

分类

基本RS触发器

GA

Q

Rdo

基本RS触发器可由两个“与非”门联接而成。

GB

Sd

Rd

Q

Q

结构

逻辑符号

逻辑图

符号

输出端

Sd

Q

Sdo

01

(1)若d=0,

Qn+1=1,01

(2)若d=1,Rd

Qn+1=0,Qn+1=1

(3)若Sd=1,Rd=1

{

(4)若d=0,

Qn+1=1,

若Qn

若Q

GA

101

0Q

功能分析

GB

l

101

保持

不允许

置“0”

Qn+1=Qn

Q

1

1

表达式

Qn+1=Sd+RdQn

约束条件:Rd+Sd=1

×

×

0

0

0

1

1

1

QnRS

00

01

11

10

dSdQnQn+1

真值表

╳001101

卡诺图

0

1

0

1

0

1

0

1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

dd

0

R

1

Sd

Rd

Qn+1

功能说明

0

1

1

置“1”

1

0

0

置“0”

1

1

Qn

保持

0

0

×

不定

Sd

Rd

Q

Q

功能表

当输入同时由0变为1时,输出=?

若Sd先从0变1Q=1Q=0

若Rd先从0变1Q=0Q=1

置0保持置1保持置0保持置1不允许不定置0

1

Sdo

时序图

Rd

QQ

0

Q

Q

0

GA

GB

1

Rd

1

Sd

1

同步RS触发器

由基本RS触发器及导引“与非”门部分联接而

成。

o

G1I

G2

逻辑符号

SQ

CP

RQ

G3

CPO—

结构

逻辑图

G4

Q

Q

R

S

R

G1

G2

基本RS触

Qn+1=S+Qn发器

R

_

Qn+1=S+Qn

约束条件:SR=0

R

_

触发器的状态才由R、S的状态决定

时钟条件:

CP=1

当时钟脉冲CP=1时,

当时钟脉冲CP=0时,

触发器的输出状态不变

工作原理

S

R

Qn+1=Qn

G3

G4

Q

Q

CP

S

0

1

1

1

SR

Qn+1

功能

00

Qn

保持

01

0

置“0”

10

1

置“1”

11

X

不定

S

文档评论(0)

139****1983 + 关注
实名认证
文档贡献者

副教授、一级建造师持证人

一线教师。

领域认证该用户于2023年06月21日上传了副教授、一级建造师

1亿VIP精品文档

相关文档