数字电路设计性实验探索与实践精选3篇(基于CPLD FPGA的数字电路设计方法变革必要性研究).pdfVIP

数字电路设计性实验探索与实践精选3

篇

基于CPLD/FPGA的数字电路设计方法变

革必要性研究

数字电路设计性实验探索与实践

摘要：随着高职院校实验教学改革的深人，实验教学已成为

高职院校教学工作的重要组成部分。实验教学已从过去单纯

的验证性实验逐步深人到综合性、设计性实验，从利用实验

来加深对已学理论知识的理解，深人到将实验作为学生学习

新知识、新技术、新器件，培养学生实践能力、创新能力的

重要目的。关键词数字电路设计实验

数字电路设计性实验探索与实践:基于CPLD/FPGA的数字电路设计方法

变革必要性研究

摘要：大规模可编程逻辑器件的应用已经为数字系统的

设计带来了极大的灵活性。标准化逻辑设计语言的引入，

极大地改变了传统的数字系统设计方法、设计过程和设计

观念。作为大学的技术基础教学环节，应做出相应的调

整。分别通过组合逻辑和时序逻辑设计实例比较了传统设

计方法存在的问题和现代逻辑设计方法的优势。通过对比

可以看到，现代逻辑设计技术取代传统的数字系统设计方

法而成为数字电路设计的主流，是电子技术发展的必然趋

势。

关键词：数字电路设计；现代数字逻辑设计方法；数字

电路教学改革；转换真值表

0引言

20世纪90年代，国际上电子和计算机技术较为先进的国

家，一直在积极探索新的电子电路设计方法，并在设计方

法、工具等方面进行了彻底的变革，取得了巨大成功。在

电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的

应用，已得到广泛的普及，这些器件为数字系统的设计带

来了极大的灵活性。这些器件可以通过类似软件编程的方

式对其硬件结构和工作方式进行重构，从而使硬件设计像

软件设计那样方便快捷。这就极大地改变了传统的数字系

统设计方法、设计过程和设计观念，促进了数字逻辑电路

设计技术的迅速发展。本文通过几个设计实例的对比阐述

一个道理，随着数字电路中先进设计方法的引入，高等学

校中数字电子技术的教学内容必须随之得到改善，使之与

技术进步相互适应[1?3]。

数字电路根据逻辑功能的特点，分成两类，一类叫组合逻

辑电路（简称组合电路），另一类是时序逻辑电路（简称

时序电路）。组合逻辑电路在逻辑功能上的特点是任意时

刻的输出仅取决于该时刻的输入，与电路初态无关。而时

序逻辑电路任意时刻的输出不仅取决于当时的输入信号，

还取决于电路原来的状态。本文从这两方面就传统手工设

计存在的问题进行讨论。

1组合逻辑设计中传统设计方法与可编程逻辑

设计方法的对比

列真值表，逻辑关系式，逻辑化简是组合逻辑设计的几个

重要步骤。但这一经典的组合逻辑设计步骤并不总是必须

的。实现特定逻辑功能的逻辑电路也是多种多样的。为了

使逻辑电路的设计更简洁，通过各种方法对逻辑表达式进

行化简是必要的。组合电路设计就是用最简单的逻辑电路

实现给定逻辑表达式。在满足逻辑功能和技术要求基础

上，力求电路简单、可靠。实现组合逻辑函数可采用基本

门电路，也可采用中、大规模集成电路。

例1：三个人表决一件事情，结果按“少数服从多数”的原

则决定这一逻辑问题[4?5]。在“三人表决”问题中，将三

个人的意见分别设置为逻辑变量A、B、C，只能有同意或不

同意两种意见。将表决结果设置为逻辑函数F，结果也只有

“通过”与“不通过”两种情况。

传统的逻辑设计需要由下面的4个步骤完成：

（1）列真值表

对于逻辑变量A、B、C，设同意为逻辑1，不同意为逻辑

0。对于逻辑函数F，设表决通过为逻辑1，不通过为逻辑

0。

根据“少数服从多数”的原则，将输入变量不同取值组合

与函数值间的对应关系列成表，得到函数的真值表如表1

所示。

（2）列逻辑函数表达式

三人表决器的逻辑表达式为：

[F=ABC+ABC+ABC+ABC]（1）

设N为上式中的逻辑项数，这时，共有逻辑项

[N=C23+C33=4]项。

（3）逻辑化简

三人表决器的逻辑表达式可化简为：

[F=BC+AC+AB]

（4）画出逻辑电路图如图1所示。

尽管上面的分析看上去没有错误，但上例中的“三人表决

器”设计给学生一个误导，好像按照上述的设计步骤就可

以进行组合逻辑设计了。可以推导，若表决人数用[p]来表

示，逻辑表达式的项数为[Np=k=p2+1pCkp，]其中[Ckp]为

逻辑项的组合数。以[p=7]为例，这时表1中的表项为

27=128项，式