实验二 模可变计数器设计.pdfVIP

实验二模可变计数器设计

一、实验目的

1．学习一般的数字电路设计；

2．学习数码管的输出方法；

3．进一步熟悉QuartesII集成开发软件的使用以及PH-1V型实验装置的使用

二、实验要求

学习多层次设计法，设置一位控制位M,要求M=0:模120计数；M=1:模40计数；

计数结果用静态数码管显示。

三实验步骤：

1.建立工作库文件夹，输入模可变计数器代码并存盘。

libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entitycountis

port(clk0,rst,en,m:instd_logic;

clk:bufferstd_logic;

sel:bufferstd_logic_vector(1downto0);

cq0:bufferstd_logic_vector(3downto0);

cq:outstd_logic_vector(7downto0));

endcount;

architecturebehavofcountis

begin

P1:process(clk0)

variablecount:STD_LOGIC_VECTOR(4DOWNTO0);

beginbegin

elsecount:=count+1;clk=0;

endif;

endif;

endprocessP1;

P2:process(clk,clk0,rst,en,m)

variablemodl:std_logic_vector(11downto0);

variablecqi:std_logic_vector(11downto0);

begin

casemiscasemis

whenothers=null;

endcase;

ifrst=1thencqi:=(others=0);

elsifclkeventandclk=1then

ifen=1then

ifcqimodlthenifcqimodlthen

elsecqi:=cqi+1;

endif;

elsecqi:=(others=0);

endif;

endif;

endif;

ifclk0eventandclk0=1then

elsesel=(others=0);

endif;

endif;

caseseliscaseselis

whenothers=null;

endcase;

casecq0iscasecq0is

whenothers=null;

endcase;

endprocess;

endbehav;

2.选择CycloneII系列的EP2C35F672C8目标器件并编译。

3.建立仿真波形文件，进行波形仿真。

模40计数器仿真波形

模120计数器仿真波形

4.引脚锁定并编译，将生成的SOF格式配置文件置进FPGA中，进行硬件测试。

四、主要仪器设备及耗材

实验工具软件，实验箱。

五、实验结果：

当rst=1,计数器复位并停止计数，只有当rst=0且en=1，计数器才计数；

当rst=0时en由1变为0则数码管显示此时的计数值，当en又变为1时，计数器继续

计数但并不将计数器清零；

改变m可以改变计数器的模值，当m=0时计数器的模值为120，当m=1时计数器的模

值为40。

六、实验总结

1.加深了自己对vhdl语言的运用，也更熟悉了实验过程中的操作。

2.相比较第一个实验，这个实验感觉比第一个难，难度主要体现在程序比第一个复

杂许多。

3通过本次实验，加深了我对模可变计数器的理解。