电子时钟设计课件.pptVIP

電子時鐘設計設計要求設計一個電子時鐘。要求可以顯示時、分、秒。用戶可以設置時間。系統組成系統可以分為以下模組：1.10進制可預置計數器模組2.6進制可預置計數器模組3.24進制可預置計數器模組4.LED解碼模組系統組成方框圖置數按鍵控制按鍵基準時鐘計數器動態顯示解碼顯示1.10進制可預置計數器模組時鐘由時、分、秒組成，分、秒都為60進制。由於需要使用LED顯示時間，所以採用的計數器應該是10進制的，從而方便解碼模組的通用。而60進制計數器可以由10進制計數器和6進制計數器組成。2.6進制可預置計數器模組要組成一個可預置的60進制計數器，還需要一個6進制的計數器，使用10進制的進位作為6進制的計數器的時鐘信號可以組成一個60進制的計數器。24進制可預置計數器模組時鐘的小時是24進制的，所以必須設計一個24進制的可預置計數器。顯然，24進制計數器不可以使用6進制計數器和4進制計數器組成，因為這樣做的24進制計數器將給解碼帶來麻煩。4.解碼顯示模組一共有6個LED需要顯示，所以需要6個解碼模組。電子時鐘設計與仿真10進制計數器VHDL程式--檔案名：counter10.vhd。--功能：10進制計數器，有進位C--最後修改日期：2004.3.20libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entitycounter10isPort(clk:instd_logic;reset:instd_logic;din:instd_logic_vector(3downto0);dout:outstd_logic_vector(3downto0); c:outstd_logic);endcounter10;architectureBehavioralofcounter10issignalcount:std_logic_vector(3downto0);begindout=count; process(clk,reset,din) begin ifreset=0thencount=din;c=0;elsifrising_edge(clk)thenifcount=1001thencount=0000;c=1;elsecount=count+1;c=0;endif;endif;endprocess;endBehavioral;10進制計數器仿真6進制計數器VHDL程式--檔案名：counter6.vhd。--功能：6進制計數器，有進位C--最後修改日期：2004.3.20libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entitycounter6isPort(clk:instd_logic;reset:instd_logic;din:instd_logic_vector(2downto0);dout:outstd_logic_vector(2downto0); c:outstd_logic);endcounter6;architectureBehavioralofcounter6issignalcount:std_logic_vector(2downto0);beginprocess(clk,reset,din)beginifreset=0thencount=din;c=0;elsifrising_edge(clk)thenifcount=101thencount=000;c=1;elsecount=count+1;c=0;