FPGA实验指导书_原创文档.pdfVIP

安徽工程大学FPGA实验指导书

实验一跑马灯

一、实验任务

让实验板上的26个LED灯实现跑马灯的功能，通过这个实验

使同学们掌握用计数与判别的方式来实现分频Verilog的编程方法，

以及移位寄存器的使用技巧。

二、实验环境

硬件实验环境为安徽工程大学型号为EP4CE115F29C8增强版开

发套件。

软件开发环境为QuartusII11.0开发软件。

三、实验原理

从LED[0]到LED[25]依次点亮，第二个灯亮时第一个灯灭，每个

灯亮灭的交换时间为1S；看上去的效果一个亮点从LED[0]跑向

LED[25],然后重复此循环，故命名为跑马灯。初始状态时，LED[0]

亮，其他的灯都是出于灭的状态，每来一个时钟clk时计数器加1，

每当判断计数器的值加到2499999时，就会点亮LED[1],同时LED[0]

熄灭，并进行移位，这样，依次点亮所有的灯，就形成了跑马灯，而

当LED[25]个灯亮时，需要一个操作使得恢复为初始的状态，即：

LED[0]亮，其余的灯灭。然后再进行一次跑马灯，重复此循环。如果

是右移位时，就会出现向右跑马灯的现象，反之向左跑马灯现象。

四、参考代码

moduleshift_led(

安徽工程大学FPGA实验指导书

inputclk,

inputrst_n,

output[25:0]LED

);

reg[24:0]clk_10hz_cnt;

regclk_10hz;

reg[25:0]shift;

parameterclk_10hz_cnt_MAX=25d2499999;

assignLED=shift;

always@(negedgerst_norposedgeclk)

begin

if(!rst_n)begin

clk_10hz_cnt=25b0;

clk_10hz=1b0;

end

elsebegin

if(clk_10hz_cnt==clk_10hz_cnt_MAX)begin

clk_10hz_cnt=25b0;

clk_10hz=~clk_10hz;

end

安徽工程大学FPGA实验指导书

elsebegin

clk_10hz_cnt=clk_10hz_cnt+25b1;

end

end

end

always@(negedgerst_norposedgeclk_10hz)

begin

if(!rst_n)begin

shift=26h01;

end

elsebegin

shift={shift[24:0],shift[25]};

end

End

endmodule

五、实验要求

1.上板调试出至少三种跑马灯效果

2.提交电子版实验报告

安徽工程大学FPGA实验指导书

实验二