数字逻辑课程设计-电子时钟.pdfVIP

《数字逻辑》

课程设计报告

题目：数字电子钟

专业：网络工程

班级：14网络工程2班

组长：钟伟邦（1414080903202）

成员：刘雄锋（1414080903223）

惠州学院计算机科学系

二○一六年一月七日

目录

1设计任务书

2总体方案设计

2.1功能和逻辑需求分析

2.2总体方案设计

3单元模块设计

3.1分秒计数器电路设计

3.2时计数器电路设计

3.3总体电路设计（画出总体电路图）

4电路调试与测试

4.1时计数器

4.2分秒计数器

5总结

附录（参考资料清单及元器件清单）

1设计任务书

10．数字电子钟（*）

设计一台能显示时﹑分、秒的数字电子钟，要求如下：

1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器；

2）可手动校正：分别对秒﹑分﹑时进行连续脉冲输入校正（校正时不能输

出进位）。

本次数字时钟电路设计采用GAL系列芯片来分别实现时、分、秒的24进制

和60进制的循环电路，并支持手动校正的功能。

2总体方案设计

用集成电路设计一台能自动显示时、分、秒的数字电子钟，只要将开关置于

手动位置，可分别对秒、分、时进行手动脉冲输入调整或连续脉冲输入的校正。

2.1功能和逻辑需求分析

本电路总共分为三个单元模块，分别为时，分，秒，其功能分别用于电子时

钟上的时，分，秒的计算，其中，用GAL22V10设计24进制（十位为2进制，个

位为4进制）的计数器用于实现时的计算功能（计数从00到23时清零），用

GAL16V8D设计60进制的计数器（十位为6进制，个位为10进制）用于实现分

和秒的计算功能（计数从00到59时清零并向前进位），当时钟计数到23时59

分59秒时，使计数器的小时部分清零，进而实现整体循环计时的功能。

2.2总体方案设计

工作原理：

当开关1为高电平时，在时钟信号作用下，时钟正常工作；

当开关1为低电平时，时钟停止（状态保持）

在2状态下，开关2/3/4为高电平时，时钟进入校正状态（通过时钟信号的

连续输入进行校正）

3单元模块设计

3.1分、秒计数器电路设计

芯片类型：GAL16V8D

前后级联系：当秒计数器到达59时，秒计数器的co会输出1，所以，与之

连接的时计数器的cen此时输入1（分计数器进入正常工作状态），也就是说在

下一个脉冲来临的时候，分计数器上的数字会加1，实现了秒到分的进位。

分，秒计数器芯片代码如下：

MODULEsec

TITLEsec

declarations

clockPIN1;

cenPIN2;

adjPIN3;

coPIN19istypereg;

q6..q4PIN18..16istypereg;

q3..q0PIN15..12istypereg;

T1=[q6..q4];

T0=[q3..q0];

equations

T1.clk=clock;

T0.clk=clock;

WHENcenTHEN

{

WHEN(T0==9)THEN

{

T0:=0;

WHEN(T1==5)THEN{co=1;T1:=0;}