3实验三、可编程定时器计数器.ppt

**学生设计题目:已知加在8253上的外部计数时钟频率(CLK)为1MHZ,若在不增加硬件芯片的情况下,欲使8253产生1S的对称方波,试问应如何设计?（1）学生硬件设计方案实验元件清单电路图设计（2）学生软件设计方案（3）参考资料清单实验三、可编程定时器/计数器实验的重点和难点8253的工作方式和编程方法；8253的实验电路设计。掌握8253的基本工作原理和编程方法。一、实验目的二、实验设备实验箱一个;接口卡一块;50线扁平电缆一根;自锁紧导线三、实验原理定时的方法有两种----软件定时和硬件定时。1.软件定时：运用软件编程，循环执行一段程序而产生的等待延时。优点：不需增加硬设备，只需编制相应的延时程序以备调用。缺点：降低了CPU的效率，浪费了CPU的资源。2.硬件定时：它是采用可编程的定时/计数器或单稳延时电路产生定时或延时。优点：①不占用CPU的时间，定时时间长，使用灵活。②定时准确，定时时间不受主机频率影响，定时程序具有通用性，故得到广泛应用。如Intel8253/8254，Zilog的CTC等。CLK0GATE0OUT0CLK2GATE2OUT2CLK1GATE1OUT1数据总线缓冲器读/写逻辑电路控制字寄存器D0-D7RDWRA0A1CS内部数据总线0号计数器1号计数器2号计数器8253的内部结构图1、8253的内部结构8253内部有3个独立的计数器（即通道0、1、2），每个计数器的结构完全相同，并且每个计数器有6种工作方式。8253在CS有效时，A1A0=00,选中计数器0；A1A0=01,选中计数器1;A1A0=10,选中计数器2;A1A0=11,选中8253控制寄存器.这3个结构完全相同的计数器，每个对外都有3个引脚：CLKi、GATEi、OUTi.以此作为8253与外设的接口引线。CLK0-2:计数脉冲输入端它用于输入定时脉冲或计数脉冲信号。CLK可以是系统时钟脉冲，也可以是由系统脉冲分频或者其它脉冲源提供。当用于定时时，这个脉冲必须是均匀的、连续的、周期精确的（如实验2）；而用于计数时，这个脉冲可以是不均匀的、断续的、周期不定的（如实验1）.GATE0-2:门控信号输入端它用于外部控制计数器的启动计数和停止计数的操作。OUT0-2:计数输出端当计数器从初值开始完成计数操作时，OUT引脚上输出相应的信号。当GATEi=1时，每个CLKi信号的下降沿使减1计数器减1.当计数值减到某个规定值时，OUTi端产生输出信号movax,计数初值outdx,al;先写低字节 moval,ah outdx,al;后写高字节2、8253的方式控制字计数器选择读/写方式选择工作方式选择数制选择D7D6D5D4D3D2D1D03、8253的初始化编程MOVDX,控制端口MOVAL,控制字OUTDX,ALMOVDX,计数器i地址MOVAL,计数初值OUTDX,AL下一页编程步骤1、写入控制字；2、写入计数初值4、8253的工作方式方式0的特点：写入控制字后的时钟上升沿输出端OUT变成低电平，（写入计数初值后）且一直持低电平，计数器开始对CLK脉冲进行减一计数，当计数值减为0时，OUT输出端变为高电平，此信号可用于向CPU发出中断请求。输出特征：计数结束产生中断。方式0不具备“初值自动重装”的功能，当计数值到0后，再来一个CLK脉冲，计数值减1变为-1，再来一个CLK脉冲，计数器再减1，变为-2……如果在计数过程中，改变计数初值，则在写入新计数值后，计数器将以该值为计数初值，重新开始作减1计数。下一页方式3的特点：方式3有自动重装的功能，（1）当计数初值为偶数时，每来一个CLK脉冲，计数减1，当计数值减到0时OUT改极性，内部完成初值自动重装，继续计数