一节硬件描述语言简介.pdfVIP

一、概述

随着技术的发展，数字电路已经由中小规模

的向可编程逻辑器件（PLD)及

（ASIC）转变

数字电路的设计也发生了变化，由传统的手工

方式逐渐转变为以EDA工具作为设计平台的方式

硬件描述语言（HDL）就是设计人员和EDA工具之

间的种界面

利用硬件描述语言并借助EDA工具，可以完成从系

统、算法、协议的抽象层次对电路进行建模、仿真、性

能分析直到IC版图或PCB版图生成的全部设计工作

上页下页返回

2

硬件描述语言主要用于编写设计文件，在EDA工

具中建立电路模型

硬件描述语言发展至今已有30年的，已经成功

VHDL和VerilogHDL是目前两种最常用的硬件描

述语言

除了这两种最流行的硬件描述语言外，随着系统级

FPGA以及系统的出现，软硬件协调设计和系统

设计变得越来越重要传统意义上的硬件设计越来越

趋向于与系统设计和软件设计相结合

上页下页返回

3

二、VerilogHDL简介

1983年GatewayDesignAutomation公司在C语言的

随着Verilog-XL成功和广泛的使用，VerilogHDL

被众多数字电路设计者所受

VerilogHDL从C语言中继承了多种操作符和结构，

源文本文件由空白符号分割的词法符号流组成

词法符号的类型有空白符、注释、操作符、数字、

字符串、标识符和关键字等，从形式上看和C语言

有许多相似之处

上页下页返回

4

1.基本程序结构

VerilogHDL语言采用模块化的结构，以模块集合

的形式来描述数字电路系统模块对应硬件上的逻辑

实体，描述这个实体的功能或结构，以及它与其他模

块的接口

模块的基本语法结构如下：

module模块名(端口列表)

定义

模块条目

endmodule

上页下页返回

5

根据定义模块条目的描述方法不同，可将

模块分成行为描述模块、结构描述模块，或者是

者的组合

行为描述模块通过编程语言定义模块的状态和功

能

结构描述模块将电路表达为具有层次概念的互相

连接的子模块，其最底层的元件必须是Veriolg

HDL支持的基元或已定义过的模块

上页下页返回

6

2.词法构成

VerilogHDL的词法标识符包括：间隔符与注释符，

操作符、数值常、字符串、标识符和关键字

（1）间隔符与注释符

间隔符又称空白符，包括空格符、制表符、换行符

以及换页符等它们的作用是分隔其他词法标识符

VerilogHDL有单行注释和多行段注释两种注释形

式单行注释以字符“//”起始，到本行结束；段注

释以“/*”起始以“*/”结束，在段注释中不允许嵌

套，段注释中“//”没有任何特殊意义

上页下页返回

7

2操作符

VerilogHDL中定义了操作符，又称运算符