芯片设计 CMOS模拟集成电路设计与仿真实例基于Cadence IC 617 课件 第4章 运算放大器.pptx

第4章运算放大器芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第1页/共46页

第4章运算放大器4.1运算放大器简介4.1.1运算放大器概述4.1.2常见运算放大器结构4.2单级全差分折叠共源共栅运算放大器4.2.1结构原理图和参数4.2.2电路图绘制4.2.3仿真验证4.3闭环运算放大器4.3.1开关电容积分器4.3.2瞬态特性仿真和频率特性仿真4.4本章小结芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第2页/共46页

4.1运算放大器运算放大器作为模拟电路设计中应用最广，最重要的电路，是我们学习模拟集成电路设计的必备基础。本节主要讨论运算放大器的基本特性、性能参数和结构分类，为后续进行运算放大器设计奠定基础。模拟电路设计的八边形法则芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第3页/共46页

4.1.1运算放大器概述运算放大器通常由五部分组成：输入级：通常采用差分的形式输入信号，有差模放大与共模抑制能力中间级：负责提供高增益输出级：减小运放的输出阻抗反馈级：优化运放的整体性能偏置电路：提供稳定的静态工作点运算放大器结构框图芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第4页/共46页

4.1.2常见运算放大器结构对于单级运放而言，增益与摆幅通常不能同时满足要求，例如共源共栅运放在提高增益的同时限制了摆幅，而两级的运放结构则可以较好的解决这个问题，该结构将增益与摆幅分开考虑，即第一级电路提供高增益；第二级电路提供较大的输出摆幅。但两级放大电路并非没有缺点，这种结构为电路引入了多极点，电路的稳定性也就受到了影响，因此需要在两级电路之间设置频率补偿，即电路图中的电容与电阻构成的支路，电阻的作用在于改善零点的频率，同时使得输出极点离开原点，从而改善相位裕度，以提高电路的稳定性。芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第5页/共46页

4.1.2常见运算放大器结构套筒共源共栅运算放大器：特性之一就是高输出阻抗，从而使得增益得到增加，此外，高输出阻抗还会带来一定的屏蔽特性，即输出节点的电压变化对于共源共栅结构的源端电压的影响很小。但是套筒共源共栅放大器的输出摆幅相对较小，并且由于结构问题难以将输出与输入进行短接，不能很好地应用于负反馈系统之中。套筒共源共栅运算放大器芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第6页/共46页

4.1.2常见运算放大器结构折叠共源共栅运算放大器：相较于套筒共源共栅运算放大器，折叠共源共栅运算放大器虽然功耗、增益、噪声等性能有一定减弱，但最大的优点在于输出摆幅大。并且该结构将输入管与层叠管分离，使得输入共模范围大，输入与输出可以短接，较好地克服了套筒共源共栅的缺点。折叠共源共栅运算放大器芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第7页/共46页

4.1.2常见运算放大器结构增益自举运算放大器：在共源共栅放大器的基础上加入了增益自举模块，该结构能够显著提高放大器的增益，主要原因在于提高了输出阻抗。增益自举运算放大器芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第8页/共46页

4.2.1结构原理图和参数本次设计的电路共由三个部分组成，从左至右分别是：偏置电路：为主运放电路和共模负反馈电路提供偏置主运放电路共模负反馈电路：为主运放电路提供反馈，以稳定共模电压。运放整体结构框图芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第9页/共46页

4.2.1结构原理图和参数主运放电路如右图所示，电路正常工作共需要四个偏置电压Vb1~Vb4，偏置电压旨在让MOS管工作在饱和区。Vcmfb为共模负反馈结构中的反馈电压，用于稳定输出的共模电压。本次设计中，Vb1=Vb2=1.2V，Vb3=Vb4=1.02V，将由后续偏置电路提供。差分折叠共源共栅主运放电路芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第10页/共46页

4.2.1结构原理图和参数共模负反馈结构如右图所示，Vcm为设定的理想共模输出电压，Vbias为偏置电压。CLK1与CLK2为两相不交叠时钟,CLK1N与CLK2N为其反相电压。共模负反馈电路芯片设计——CMOS模拟集成电路设计与仿真实例：基