数字电子钟设计方案.pdfVIP

.

一、设计方案

1、总体设计方案说明及系统框图：

数字钟是计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功

能和报时功能。一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校

时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译

码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直

接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计

数器”，“秒计数器”采用60进制计数器，每累计60秒发现一个“分脉冲”信号，该信号

将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发

出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，

可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七

段显示译码器译码，通过LED显示器显示出来。整点报时电路时根据计时系统的输出状态

产生一脉冲信号，控制信号灯亮灭周期。由于计数的起始时间不可能与标准时间（如北京时

间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。校时电路时用来对“时”、“分”、“秒”显示数字

进行校对调整的。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字电子

钟的总体框图如下图所示。

系统框图：

word专业资料

.

2、单元电路设计方案：

1）振荡器和分频器

振荡器的作用是产生时间标准信号。数字钟的精度就是主要取决于时间标准信

的频率和稳定度。所以，在实验中采用脉冲信号作为时间标准信号源。

2）计数器

根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。把它们适

当连接构成秒、分、时的计数，(分计数器中分的个位和十位计数单元的状态转换和秒计数

器中的是一样的，只是它要把进位信号传输给时的个位计数单元。)实现计时功能。

①六十进制计数

由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之

秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS90组成六十进制

计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位

是十进制。秒的个位计数单元为10进制计数器，当QDQCQBQA变成1010时，通过与非

门把它的清零端变成0，计数器的输出被置零，跳过1011到1111的状态，又从0000开

word专业资料

.

始，如此重复。秒的十为计数单元为6进制，当QDQCQBQA变成0101时，通过与非门

把它的清零端变成0，计数器的输出被置零，跳过0110到1111的状态，又从0000开始，

如此就是60进制。同时秒十位上的0101时，要把进位信号传输给“分”个位的计数单元。

如图所示

六十进制电路图

②二十四进制计数

当“时”十位的QDQCＱBＱA为0000或0001时，“时”的个位计数单元是十进制计数

器，当他的QDQCQBQA到1010时，通过与非门使得个位74LS90上的清零端为0，则

计数器的输出直接置零，从0000有开始。当十位的QDQCQBQA为0010时，通过与非

门使得该74LS90的清零端为0，“时”的十位有重新从0000开始，此时的个位计数单元

变成4进制，即当个位计数单元的QDQCQBQA为0100时，就要又从0000开始计数。

这样就实现了“时”24进制的计数

word专业资料

.

二十四进制电路图

③计数器的组间级联

秒计数器与分计数器的级联：“秒”十位的QC接“分”个位的输入A