数字逻辑电路实验报告.pdfVIP

数字逻辑电路

实验报告

指导老师:

班级:

学号:

姓名：

时间：

第一次试验

一、实验名称：组合逻辑电路设计

1

二、试验目的：掌握组合逻辑电路的功能测试。1、验证半加器和全加器的逻辑功能。2、、

学会二进制数的运算规律。3、试验所用的器件和组件：三、74LS003片，型号二输入四“与

非”门组件74LS201片，型号四输入二“与非”门组件74LS861片，型号二输入四“异或”门

组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加

时做减法运时做加法运算，当M=1M决定的，当M=0电路做加法还是做减法是由SCin分别为

加数、被加数和低位来的进位，、B和算。当作为全加法器时输入信号A分别为被减数，减数Cin、

B和为和数，Co为向上的进位；当作为全减法时输入信号A为向上位的借位。S为差，Co和低

位来的借位，1）输入/（输出观察表如下：

输入输出

ABCin加法（M=0）减法（M=1）

SCoSCo

0000000

0011011

01）101011

0110101

1B80B40B21B101F20F1

1000100010000

1010000110100

1001001111011110100

（2）求逻辑函数的最简表达式

函数S的卡诺图如下：函数Co的卡诺如下：

化简后函数S的最简表达式为：

Co的最简表达式为：

2

（3）逻辑电路图如下所示：

、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电

路的输入为8421

为奇偶检测输出信号。当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为

奇数时，电路。当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0F2=0。该电路的框

图如图所示：的输出F2=1，其他情况

输出观察表如下：（输入/

010010

101001

111000

101111

100101

101001

100110

111011

101100

1

1

1

0

1

1

3

111011

111101

求逻辑函数的最简表达式（2）

的卡诺如下：函数F1