数电课程设计电子钟报告.pdfVIP

1.绪论

1.1设计背景及意义

随着科技的发展与进步，数字电子技术得到广泛的发展和应用。

现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力

的法阵和社会信息化程度的提高，同时也使现代电子产品性能进一步

提高，产品更新换代的节奏也越来越快。数字时钟已成为人们日常生

活中不可少的必需品，广泛用于公共领域和办公场所。

由于数字电子产品的体积小、携带方便、功耗小、性能比较稳定

精准等优点，因此在市场上受到人们的青睐。电子时钟是是人们日常

生活中常用的计时工具，而数字电子钟又有其体积小、重量轻、走势

准确、结构简单、耗能小等优点而在生活中被广泛应用，因此本次设

计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电

子钟，使其完成时间的显示功能。

数字式电子时钟采用数字电路实现对“时”、“分”、“秒”数字显

示的计时装置。

具有时间显示、走时准确、显示直观、精准、稳定等优点，电路

装置十分小巧，安装使用也方便，同时在日常生活中，它以其小巧、

价格低廉，走时精度高，使用方便，便于操作而受到广大消费者的喜

爱。

1.2设计内容及要求

通过一个学期的《数字电子技术基础》的学习运用所学知识来设

计电子时钟以做到实践运用，要求使用集成块制作出具有显示时、分、

秒的数字电子钟。

数字电子钟的功能要求：以数字形式显示时、分、秒的时间，小

时设计要求为24进制，分和秒设计要求为60进制。用三块面包板分

别设计出时、分、秒，并运用已有知识把三块面包板完成级联。

2总体设计方案

2.1原理分析

1、石英晶体多谐振荡器能产生标准脉冲。利用石英晶体多谐

振荡器产生1HZ标准脉冲；

2、“秒电路”、“分电路”均为00-59的六十进制计数、译码、

显示电路；

3、“时电路”为00-23的二十四进制计数、译码、显示电路。

2.2系统框图

数字电子钟的电路组成方框图如图2.1所示。它包括秒发生器

电路、计数电路、译码显示电路、校时电路等四个部分组成。其

中发生器电路、校时电路、二部分尤为重要。由秒发生器电路产

生周期为一秒的方波，然后与校时电路共同控制计数电路，正常

计时的时候，由秒发生器电路触发计数电路计数。再通过译码器

驱动数码管显示时间。当数码管显示时间与标准时间有偏差时，

打开校时电路，进行调节。

如图2.2

图2.2数字电子钟框图

3、硬件电路设计

3.1秒脉冲电路设计

脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数

字钟的质量。我们通过555定时器产生秒脉冲。秒信号发生电路

由集成电路555定时器与RC组成的多谐振荡器构成。

如图3.1所示，输出脉冲周期根据：

TTT(R2R)Cln20.7(R2R)C可得我们所用组件得到的输

121212

出周期大约为1.05s，可用作时钟的秒脉冲发生器

3.2计数电路设计

3.2.1分秒计数电路设计

分秒计数器都是采用74LS-4511B芯片、74LS-4518芯片和

74LS-08芯片构成的十进制和六进制加法计数器来实现分秒计数

器的六十进制计数，74LS-4511B是一种4位十进制加法计数器，

通过引脚6和74LS-4518引脚14回馈74LS-4518引脚2触发置数

可构成一个十进制加法计数器，74LS-4518是一种双D二二十进制

触发器，对74LS-4518引脚4、5和引脚7回馈置数可构成一个六

进制加法计数器，十进制端可通过进位来给六进制加法计数器提

供脉冲，从而实现六十进制加法计数器。我们使用气的是七段共

阴极数码管显示，并且每段串联一个1k的色环电阻对数码管进行

保护，利用各芯片的不同功能进项级联、回馈从而实现分秒的六

十进制的电路系统。

3.2.2时计数电路设计

时位计数器属于二十四进制，我们用的是两个74LS-4511芯片

（a、b），一个