Quartus II实验过程示范.pdfVIP

  1. 1、本文档共18页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

实验二十进制计数器实验

该实验将使用Verilog硬件描述语言在DE2-70开发平台上设计一个基本时序逻辑电路

——1位十进制计数器。通过这个实验,读者可以了解使用Quartus工具设计硬件的基本流

程以及使用QuartusII内置的工具进行仿真的基本方法和使用SignalTapII实际观察电路运

行输出情况。SignalTapII是Quartus工具的一个组件,是一个片上的逻辑分析仪,可以通

过JTAG电缆将电路运行的实际输出传回Quartus进行观察,从而省去了外界逻辑分析仪

时的很多麻烦。

实验步骤

3.1建立工程并完成硬件描述设计

1.打开QuartusII工作环境,如图3-1所示。

图3-1QuartusII工作环境界面

2.点击菜单项File-NewProjectWizard帮助新建工程。参看图3-2。

图3-2选择NewProjectWizard

打开Wizard之后,界面如图3-3所示。点击Next,如图3-3。

第23页共208页

实验二十进制计数器实验

图3-3NewProjectWizard界面

3.输入工程工作路径、工程文件名以及顶层实体名。

这次实验会帮助读者理解顶层实体名和工程名的关系,记住目前指定的工程名与顶层

实体名都是Counter10,输入结束后,如图3-4所示。点击Next。

图3-4输入设计工程信息

4.添加设计文件。界面如图3-5所示。如果用户之前已经有设计文件(比如.v文件)。

第24页共208页

实验二十进制计数器实验

那么再次添加相应文件,如果没有完成的设计文件,点击Next之后添加并且编辑设计文件。

图3-5添加设计文件

5.选择设计所用器件。由于本次实验使用Altera公司提供的DE2-70开发板,用户

必须选择与DE2-70开发板相对应的FPGA器件型号。

在Family菜单中选择CycloneII,Package选FBGA,PinCount选896,Speedgrade

选6,确认Availabledevices中选中EP2C70F896C6,如图3-6。

图3-6选择相应器件

6.设置EDA工具。设计中可能会用到的EDA工具有综合工具、仿真工具以及时序

第25页共208页

实验二十进制计数器实验

分析工具。本次实验中不使用这些工具,因此点击Next直接跳过设置。如图3-7。

图3-7设置EDA工具

7.查看新建工程总结。在基本设计完成后,QuartusII会自动生成一个总结让用户核

对之前的设计,如图3-8所示,确认后点击Finish完成新建。

图3-8新建工程总结

在完成新建后,QuartusII界面中ProjectNavigator的Hierarchy标签栏中会出现用户正

第26页共208页

文档评论(0)

yaning5963 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档