微机原理与接口技术（第3版）课件 第5章 存储器技术.pptx

微机原理与接口技术

第5章存储器技术

目录

5.1存储器概述

5.2典型存储器芯片介绍

5.3CPU与存储器的连接

3

5.1存储器概述

主要内容

半导体存储器分类

存储器性能指标

存储器系统结构

4

5.1存储器概述

存储器基础

存储器用来存放程序和数据。表征了计算机的“记忆”功能。

指标：容量、速度和价格/位

寄存器

Cache

主存储器(RAM和ROM)

外存储器(软盘、磁盘、光盘)

存储器的层次结构

存取速度

快

慢

存储容量

小

大

内存

外存

价格/位

高

低

5

5.1存储器概述

存储器基础

存储器用来存放程序和数据。表征了计算机的“记忆”功能。

指标：容量、速度和价格/位

寄存器

Cache

主存储器(RAM和ROM)

外存储器(软盘、磁盘、光盘)

存储器的层次结构

存取速度

快

慢

存储容量

小

大

内存

外存

价格/位

高

低

软盘

硬盘

磁带

光盘

闪存盘

6

存储器用来存放程序和数据。表征了计算机的“记忆”功能。

指标：容量、速度和价格/位

寄存器

Cache

主存储器(RAM和ROM)

外存储器(软盘、磁盘、光盘)

存储器的层次结构

存取速度

快

慢

存储容量

小

大

内存

外存

价格/位

高

低

RAM

ROM

SRAM(静态RAM)

DRAM(动态RAM)

掩模ROM

PROM

EPROM

E2PROM

FlashPROM

Cache

计算机主存

自学

5.1存储器概述

存储器基础

7

存储器用来存放程序和数据。表征了计算机的“记忆”功能。

指标：容量、速度和价格/位

寄存器

Cache

主存储器(RAM和ROM)

外存储器(软盘、磁盘、光盘)

存储器的层次结构

存取速度

快

慢

存储容量

小

大

内存

外存

价格/位

高

低

立即寻址

寄存器寻址

直接寻址

寄存器间接寻址

寄存器相对寻址

基址变址寻址

相对基址变址寻址

代码段

除代码段

5.1存储器概述

存储器基础

8

主要内容

半导体存储器分类

存储器性能指标

存储器系统结构

5.1存储器概述

9

存储器主要性能指标

(1)存储单元数×位数表示。

(2)字节数表示。如“128B”，常用单位KB，MB，GB，TB等

2m×N;m是芯片的地址线根数

N是芯片的数据线根数

10根地址线

4根数据线

如“1K×4b”

存储容量

5.1存储器概述

10

存取时间

启动一次存储器操作到完成该操作所需的时间。

集成度

一个存储芯片内能集成多少个基本存储电路。位/片

功耗

可靠性

性价比

存储1个二进制位

存储器主要性能指标

5.1存储器概述

11

主要内容

半导体存储器分类

存储器性能指标

存储器系统结构

5.1存储器概述

12

由基本存储单元组成，一个基本存储单元放一个二进制

1

0

1

0

1

0

1

0

1

0

N

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

M

存储器主要性能指标

5.1存储器概述

13

存储体

矩阵

地

址

锁

存

器

地

址

译

码

器

数

据

缓

冲

器

读/写控制电路

AB

DB

CB

存储芯片若要存放MN位二进制信息，需要MN个基本存储单元。

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

读

对CPU送来的m位地址信息进行译码，从而选中片内某一存储单元。

控制对选中的存储单元进行读写操作

M=2m

m=log2M

N个

M

存储器主要性能指标

5.1存储器概述

14

地

址

译

码

器

m条

地址线

存储器

0

1

2m−1

I/O0

I/O1

I/ON-1

2mN存储体结构

存储器主要性能指标

5.1存储器概述

15

只用一个译码电路对所有地址信息进行译码，译码输出的选择线直接选中对应单元

适合小容量存储器

地

址

译

码

器

A7~A0

存储器

0

1

255

I/O0

I/O1

I/O3

数据缓冲器

I/O2

读/写

控制

电路

CS

WR

RD1010

1010

0

0

10根地址线，在单译码结构下的译码输出选择线是多少根

单译码结构

存储器主要性能指标

5.1存储器概述

16

双译码结构

M位地址线分成两部分，送X和Y译码器进行译码，产生一组行选择线X和一组列选择线Y。

某一单元的X线和Y线同时有效时，相应单元被选中。

X

译

码

器

A9~A5

X0

X1

X31

I/O

读/写

控制